|
网上得来,参考一下:
) |0 c q5 j: @3 e. e* | yvGroups 是将 1 个或1 个以上的对象设定为同一群组7 T4 O6 b W: q& Z3 a6 H" ]. _" D8 b
Comps Component,是带有零件序号(RefDes)的 Allegro 零件& U7 j' n6 c/ V g5 q
Symbols 是指所有板中的 Allegro 零件,不管其是否带有零件序号(RefDes)3 U% x# v0 y: I1 `, i
Functions 是指 Component 中的 Gate,例如:排阻中的一个电阻
9 E$ q. T1 e9 {/ y: w# VNets 是指 1 条讯号线" h# @/ C$ w8 U) E# D% b
Pins 是指零件脚0 [7 J6 _: T' }, {: X' u, a* T3 [
Vias 是指贯孔、贯穿孔或称导通孔
g1 p4 m! t# M3 `0 g" w4 [0 X( s& HClines 是指带有电气特性的走线 ( 其范围是 Pin To Pin、Pin To Via、Via To Via 之间的 1 条走线 )
; e; ]/ V, ]- Q- }1 M, W' uLines 是指没有电气特性的一般线段,例如:板外框、4 f% `- z8 {6 E7 d4 Y# _. ~
Shapes 是指任意多边形的 Shape、空心的长方形及实心的长方形
2 ^* {! P: _( k- ^9 d2 sVoids 是指任意多边形 Shape 中的挖空部份4 }7 P- g% }/ N1 p/ X
Cline Segs Cline Segment 是指 Cline 中 1 条没有转折的线段
7 s% t; N1 K U# D4 u0 GOther Segs Line Segment 是指 Line 中 1 条没有转折的线段
# E# M! R: a+ R8 UFigures 是指图形符号,例如:钻孔符号
/ }* k. t; ~6 F- [9 XDRC Errors 是指出违反设计规范的位置及其相关信息% q1 @5 L6 q' C* {. g9 @
Text 是指文字
6 \* `/ J3 K. R+ @- ^+ |Ratsnests 是指鼠线 ( 即讯号线未完成的联机关系 )! r- N7 H" Y, e& E3 X
Rat Ts Ratsnest T-point 是指 T 点,为呈 T 型的Ratsnest,
# O7 ^% x+ m3 Z6 |$ D3 M" F
; r9 S% u7 y; m7 Q |
|