capture转allegro问题

anticipate

capture原理图(仿真库)转allegro在生成netlist会弹出选择产品liscense的对话框(cadence product choices),应该选那个啊,弹出下面的错误提示
- [/ E' `; t6 x/ X
, g4 W& Q/ ^5 j) ~" g另外元器件封装是在capture里定义,还是在allegro里定义,具体是怎么操作的

lara_bxc

封装是在allegro里面建的。
出现error应该查看第二幅图中提示的session log啊，那个里面有详细的错误信息

anticipate

********************************************************************************
5 _, J  Z+ P9 I( Y*
* Netlisting the design
( i0 C! N7 H7 \0 @*
; a8 Y4 ~& R$ t********************************************************************************
9 c$ `' e8 G* d0 ~Design Name:
* G( ?+ a) K4 `* E1 }( q7 GC:\Documents and Settings\anticipate\Desktop\AA\2.dsn
+ ?+ ?0 d6 L# a$ M( S; u- xNetlist Directory:
C:\Documents and Settings\anticipate\Desktop\AA\allegro
Configuration File:
E:\Cadence\tools\capture\allegro.cfg
& i' k2 X4 h& G& uSpawning... "E:\Cadence\tools\capture\pstswp.exe" -pst -d "C:\Documents and Settings\anticipate\Desktop\AA\2.dsn" -n "C:\Documents and Settings\anticipate\Desktop\AA\allegro" -c "E:\Cadence\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"
& A+ P+ D& ^3 W; k0 \! u#1 Error   [ALG0012] Property "PCB Footprint" missing from instance J1: SCHEMATIC1, PAGE1 (1.60, 2.70).
1 T+ f! v$ \; u  F6 r; A#2 Error   [ALG0012] Property "PCB Footprint" missing from instance U1A: SCHEMATIC1, PAGE1 (2.80, 2.40).
- C. M- ^* r0 p; e  Z5 [/ Y#3 Error   [ALG0012] Property "PCB Footprint" missing from instance U1B: SCHEMATIC1, PAGE1 (4.20, 2.50).
) Q2 @% V- u" C. O5 f#4 Aborting Netlisting... Please correct the above errors and retry.
( o8 D  D" L, }/ }% AExiting... "E:\Cadence\tools\capture\pstswp.exe" -pst -d "C:\Documents and Settings\anticipate\Desktop\AA\2.dsn" -n "C:\Documents and Settings\anticipate\Desktop\AA\allegro" -
$ M4 c. o. |* Tlog里面上上面这写,不知道哪错了

anticipate

好像是没找到footprint,具体怎么在capture里设置啊,不是在allegro里设置吗.
capture是不把每个器件属性改成capture->allegro就行了啊

sutee7907

生成网络表前必须要建好封装。

anticipate

关键是封装不是在allegro里建的吗,怎么加到capture的原理图中啊

lxwuming

我也有这方面的疑问?封装都是单独做的,怎么能在生成网络表之前把封装和Capture对应起来？

superlish

直接关联转 和 用第三方生成网表是不同的

anticipate

能不能举个例子,说的详细的

superlish

原帖由 anticipate 于 2008-9-3 10:50 发表
能不能举个例子,说的详细的

+ P; w& D0 d0 S: `6 g
7 S: M, w6 k% P6 B5 r# K- ?0 R- o个人认为 你如果只是生成网表是可以的.  网表只是一些网络,封装等信息.
2 M1 R4 j# }3 x如果是想导入打开.BRD文件就得有实实在在的封装. 就是用ALLEGRO建的封装,放在库目录下调用就可以了
这么说吧 ORCAD里填的封装只是个名字而已,BRD文件里的封装才是实在的东西. 你只有名字而没有与名字相关联的封装被调用 当然不行了.

lxwuming

其实想问的是: 网表已经生成
  s+ D; W/ E- b. S: P/ Y& g            零件封装已经做好
( F7 K  I& @$ e8 |2 `! j导入网表后,如何把名字和封装联系起来.
比如导入网表后我想调用R1放在电路板上,但R1的封装我做好放在symbols文件夹下.
如何让系统知道我网表上的R1就是我在symbols做好封装的R1呢.
& X" t3 S) }9 N/ Y2 R
# d1 l* f/ b5 ^0 h% W; u' D这应该是个很常识的问题,小弟一直自己摸索,所以很困惑.

superlish

footprint

cuilei83

在原理图中元件的属性中有一项footprint       在这项中填入你设计的R1的封装

LHDDSHL

ORCAD的FOOTPRINT中填入XXX,而你的psmpath中也有同名封装的库,导入后就会自动抓元件

liu19850810

一定要填的FOOTprint