|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 olendo 于 2014-11-26 00:03 编辑
0 U3 v' B# g6 d, j
" |5 r. J6 K+ g! M目前設計子板PCB使用的是四層板- 上到下高速S-G-V-S方式 , 訊號為10Gbps
( G' t: }7 H1 ?2 V9 i9 x
. ?. v& h: m, {1 G請問各位設計金手指部分中間G-V都是裸空的嗎? 對於差分阻抗匹配來講的確需要將金手指下面參考層加厚
- X5 j6 R- C& I6 b! g, P5 d來增加阻抗匹配值
' [! n( w5 w( G, v" n5 I Y9 |- i$ j: [! Y4 v M
1.根據高速訊號線回流路徑觀點,下方已經沒有參考層提供回流路徑(第四層雖然會有pad,但是那並非是VCC1 w% x2 w& R- d* @
或GND pad),而差分訊號已經在子板金手指部分經由socket流入母版PCB,這時候在socket中的回流路徑會走- Y1 D* f$ a; K( x' a7 _
哪一個接點? 主要是在正負差分訊號隔壁路的訊號線上嗎? 還是主要是金手指上GND的腳位? 我相信應該會; U" F# d1 Z8 ?6 K5 p
有一定相差比例關係，但不知是以哪一個為主?
' W2 I: X4 B# g, V* n
) S1 `3 \) Q8 Z4 J2 X2.若是我增加第三層的GND參考面在金手指高速訊號線正下方(計算後阻抗匹配值:85R)，雖然阻抗匹配值會
3 p% A" x4 D3 d6 l2 H) B比完全沒有參考面(95R)還來的糟一些請問就算阻抗匹配差一些,是否有無讓訊號反而更好的理論或實驗依據?
n' W2 S8 c9 {+ v" }
/ }+ {3 l8 w, \# Q8 _# b( e感謝各位大師求解
5 B: p! o) j& o+ y* N! N: }/ t1 P# Z5 p& e9 q4 _
附件圖片跟我設計的GND 與VCC剛好擺相反,作一簡單疊構圖示範例參考
/ `5 M" ~$ Y, K i2 U
5 J. S, f$ y; l* d! |
& i. z5 R9 l; n! M* O5 v0 A" [: o0 C4 w5 n% f/ T4 N+ }5 t
4 T9 o* j! Z! M8 v. \+ n7 r! K2 Y: e" e1 Q _8 l, j- M8 T( S1 w
( u7 W8 A- l7 O4 B+ l9 H
' ~5 f5 T% ~, r8 B. d1 ?. t
1 E7 o5 U- F1 h0 Z) P9 a G) `2 J/ t! v
|
-
A.jpg
(32.95 KB, 下载次数: 6)
|
/1 
发表于 2014-11-25 23:58
收藏
淘帖
支持！
反对！
楼主
