|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必须接上拉或下拉电阻以提供确定的工作状态”。
2 X' }- B, ?3 _' G, v) C1 @这个提法基本是对的，但也不全对。下面详细加以说明。
! p4 O* z2 l. O7 q: A9 A: a' |6 B/ G0 | a9 ?
管脚上拉下拉电阻设计出发点有两个：/ H" e5 _8 W/ Q9 }$ e4 }$ A
一个是在正常工作或单一故障状态下，管脚均不应出现不定状态，如接头脱落后导致的管脚悬空；
$ d, F5 a! a" S二是从功耗的角度考虑，就是在长时间的管脚等待状态下，管脚端口的电阻上不应消耗太多电流，尤其是对电池供电设备。9 e2 r8 i! l d! \& I% ~$ }& E
$ w k& a8 y0 r% ~
从抗扰的角度，信号端口优选上拉电阻。上拉电阻时，在待机状态下，源端输入常为高阻态，如果没有上拉电阻或下拉电阻，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极容易被感应发生变化。所以，这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。" y C2 x/ G( Q
如果加了下拉，在平常状态下，输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泻放到地，就会发生从Low—High的一个跳变，产生误触发。相当于一个乞丐，你给了他10万元，他的生活方式就会从穷人到富人发生一个改变。* g. C- j5 N+ r, S) _
但如果加了上拉电阻，在平常状态下，输入表现为高电平，辐射干扰进来后，如果低也没关系，上拉电阻会将输入端钳位在高电平，如果辐射干扰强，超过了Vcc的电平，导线上的高电平干扰会通过上拉电阻泻放到Vcc上去，无论怎样干扰，都只会发生High—Higher的变化，不会产生误触发。相当于人家本来是一个富豪，你给了他10万元，他的生活方式不会发生任何的改变。
6 H8 ]7 r! f& [2 d+ L4 c& k( e: {, _ 图1和图2是干扰状态下的电平示意图。图2中的低电平由VL变为VL+ΔV时，产生了从低电平到高电平的跳变，有可能使后级电路误动作的风险。/ f6 S3 ]3 {7 f3 W) K7 V0 n" Z
下一个问题就是，确定了用上拉电阻后，是不是上拉电阻就可以随便选了呢？答案当然是“no”。（如图3）3 J& o/ _0 r3 S1 m$ C5 h4 C3 g
![]()
" P8 r9 F" J% Z5 ]. j& Z4 }& @' w/ A' w3 s% F3 g! o
9 m$ a% A& P" c2 @; D' g 在前极输出高电平时，Vout输出电流，U为高电平。有两种情况：( e8 r3 j5 s! A" J3 g
# P# \+ p5 }7 s3 L" cA、当I0 >= I1 + I2/ P( ~2 L. u. P7 d# b) `. B
这种情况下，RL1和RL2两个负载不会通过R取电流，因此对R阻值大小要求不高，通常4.7 KΩ<R<20 KΩ即可。此时R的主要作用是增加信号可靠性，当Vout连线松动或脱落时，抑制电路产生鞭状天线效应吸收干扰。- d* H8 c3 r* C' j4 v+ o
B、当I0 < I1 + I2
$ d3 x+ g: T& J I0 +I= I1 + I2
0 L* M, _2 h* w9 | U=VCC-IR
! j7 l' C. e% _/ f) s1 |# ? U>=VHmin
# i3 T0 m. \! w# j 由以上三式计算得出，R<=(VCC- VHmin)/I0 t% i; p$ `& b. r2 \6 m
其中，I0、I1、I2都是可以从datasheet查到的，I就可以求出来，VHmin也是可以查到的。" K0 t" Y7 d9 [6 h: s; B
, p* P* x8 w2 k 当前极Vout输出低电平时，各管脚均为灌电流，则：9 c7 [; i) L- p7 }
I’= I1’ + I2’ +I0’ P2 P) U0 f# t& }
U’ =VCC-I’ R/ t R7 b/ H' X5 M* G
U’ <=VLmax
1 K( i" @8 d/ I以上三式可以得出：R>=(VCC- VLmax)/I’
) |% O& j6 ~* w1 b( ?: M- j( j. [3 O6 N( Z
由以上二式计算出R的上限值和下限值，从中取一个较靠近中间状态的值即可。注意，如果负载的个数大小不定的话，要按照最坏的情况计算，上限值要按负载最多的时候计算，下限值要按负载最少的计算。, {0 J/ U* ^* G/ I2 s$ J' x
' u3 z! g8 a4 B 另一种选择方式是基于功耗的考虑。根据电路实际应用时，输出信号状态的频率或时间比选择。若信号Vout长期处于低电平，宜选择下拉电阻；若长期处于高电平，宜选择上拉电阻。为的是静态电流小。4 y; \1 }7 W2 S! E" |3 e
6 n. n1 P, W w1 z# u$ ` “设计永远是妥协与权衡的艺术”，至于最终选择那种方案，设计师的技术决策还是很重要的。电路设计的魅力也就在于此。妥协与权衡相信每一个研发工程师都是最为疼痛的选择，各位看到此也可以发表一下个人的意见，我们来探讨一下。 |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2015-4-21 08:34
收藏
淘帖
支持！
反对！
发表于 2015-4-21 17:09
我觉得做电路，应该知其然，也要知其所以然；不能什么就是一句这是经验值；
