allegro新手学习记录贴

Aiby2015

本人新手，最近才认真接触allegro，因为是学生，所以时间会比较多，此贴会持续更新，希望各位大虾指导。欢迎吐槽，不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图：
* r5 |/ N6 y6 V, `

Aiby2015

今天在网上收集的一些资料，大家可能不需要~实在太基础了~~~~~然而对于我并非如此：
VCC、VDD、VEE、VSS的区别


　　电路设计以及PCB制作中，经常碰见电源符号：VCC、 VDD、VEE、VSS，他们具有什么样的关系那?
1 ~& ?* S; Y# V+ [+ [# H3 D( ]　　一、解释
　　VCC：C=circuit 表示电路的意思, 即接入电路的电压
# C& f  a/ ?, h2 {/ ]  j2 i) y1 X　　VDD：D=device 表示器件的意思, 即器件内部的工作电压;
- D) j# ~8 F8 B　　VSS：S=series 表示公共连接的意思，通常指电路公共接地端电压
9 K0 y* `8 F1 ]9 E" [6 {　　二、说明
　　1、对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd)，VSS是接地点。
* b6 u) D3 P* l" L) m7 H2 `) Q　　2、有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。
6 b8 _; ]; E1 A0 n　　3、在场效应管(或COMS器件)中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚，而不表示供电电压。
　　4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
" i+ R+ ~. ]/ m　　另外一种解释：
% O% n+ C" E" h$ n8 A　　Vcc和Vdd是器件的电源端。Vcc是双极器件的正，Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C，和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss，含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.
$ e/ I! ^. y4 L4 ~. Z7 T* N　　Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
　　Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上
$ `: N0 J' q  I0 ^5 b4 a) j　　Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
　　Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.
1 R. h3 k. u) N$ e4 j: X# G, t8 B　　Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
　/*******************************************************/
# c$ d1 ]7 _% X5 E6 U　　单解：
8 A. g4 V. z+ i4 a+ e% J3 Y　　VDD：电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)
　　VCC：电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)
. E0 Z) F! r: x* D　　VSS:：地或电源负极
: |" \, E1 L6 }% a- ?! r. o4 A7 E' z: `, F　　VEE：负电压供电;场效应管的源极(S)
; Q5 L4 c# a, c1 C7 P/ K9 }4 A1 Z　　VPP：编程/擦除电压。
　　详解：
　　在电子电路中，VCC是电路的供电电压, VDD是芯片的工作电压：
& H# j$ V" |1 D9 p　　VCC：C=circuit 表示电路的意思, 即接入电路的电压， D=device 表示器件的意思, 即器件内部的工作电压，在普通的电子电路中，一般Vcc>Vdd !
　　VSS：S=series 表示公共连接的意思，也就是负极。
　　有些IC 同时有VCC和VDD， 这种器件带有电压转换功能。
/ C" S7 h+ l+ ^- T! k: b3 y8 T: q  g- x　　在“场效应”即COMS元件中，VDD乃CMOS的漏极引脚，VSS乃CMOS的源极引脚， 这是元件引脚符号，它没有“VCC”的名称，你的问题包含3个符号，VCC / VDD /VSS， 这显然是电路符号。

! z7 \0 Q2 D$ R, y+ i

Aiby2015

下面是今天看到一些为I觉得好的资料，给大家分享下：
# S4 q/ s( w' _Allegro画元件封装时各层的含义
$ K/ k+ Y5 E/ Z8 e3 w$ ~8 I: Ppad目录


psm目录（或者把PSM目录分为：shape目录、flash目录、package目录）
3 T. Y* G4 z( p  }9 m9 o3 q$ H
1 O) u3 y; q: U4 K! n: W3 F
/ g: H5 Z2 U$ }0 _
) J5 ~- ~2 K. Q% z% R% q
封装制作步骤（前提是焊盘建好了~）
1、添加管脚，可用 x 0 0 命令来定义第一个点的位置；
+ \5 f& p3 `, j* b( Y1 }
/ J5 U9 U9 D- _+ j; h2 }' ?
1 v; r6 q( ?& T0 m4 O5 Q+ h0 e2、添加装配外形，设置栅格25mil，选择ADD->Line
) v5 H: P' w) r+ B* bclass和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP；
* A  v" }4 v! s5 ~6 K   添加丝印
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;
0 h5 B7 ?+ i6 A$ k7 n/ Y8 Q# T5 R

3、添加标号RefDes
class和subclass 为 REFDES/ASSEMBLY_TOP;输入U*；放在器件的中央；
0 s! d3 t: J& c' U  J! T* Xclass和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV；放在器件的中央；
2 q7 H* o1 E3 h. Q1 K4 ^

- j' j& F6 N, Y- e  N( Y2 Yclass和subclass 为 REFDES/SILKSCREEN_TOP;输入U*；放在器件的上侧中央；
class和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV；放在器件的上侧中央；
9 c' T  Z: a% r7 S( m+ e

' F  W6 g9 k' e9 O' }: K7 r4、生成封装边界，点击SHAPE ADD；画出封装的边界。可以检测器件没有放重叠；
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；

/ G- d6 d: u2 ~/ g0 K) {
5、定义封装高度（可以选择）
  H1 x5 h/ i+ ?6 V3 R; K' Y) L选择Setup->Areas->Package Boundary Height;
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；
2 b; m( b! _3 \9 o7 R2 p: H点击刚才画的封装边界，输入高度；


6、添加测试点不能添加的区域（可以选择），点击SHAPE ADD；添加阻止测试点放置的区域；
4 p7 f* c+ O9 M3 }class和subclass 为 Manufacturing/No_Probe_TOP；
/ M, I1 f6 }( X: |1 D. V8 n

; d! y4 z6 j9 r& X0 W1 xPCB封装的一些规范：
4 y( }! E* c0 f5 Q& ]1、在LOLDERMASK_TOP层定义的大小规则：在尺寸允许的范围下，相对BEGIN LAYER层，可以大10mil（两边相加，
   一边就是5mil）;在小尺寸下，大6mil;


2、对于普通的通孔器件，REGULAR PAD 比DRILL 大20mil； 其它特殊通孔视情况而定，比如说打的过孔可以只大10mil;
) H1 E  s! W* {* l, C, H
8 N6 `: u  b7 h: W( k, Z0 h
5 f, x. R5 N0 z( d3、对于普通的通孔器件，THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil；其它特殊通孔视情况而定；
; L& ?: I# d+ L+ X5 J* g+ }

5 A" t- |4 ~# T# P4、做器件时必须把DATASHEET做上标记，DATASHEET的名称改为所做器件的名称，然后拷贝到集中的目录；


$ X4 s6 [# `  c  d0 K% r做双排封装的时候
1、 e   = e;
9 n1 V' k$ c; X! S" k& S2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;
& w. X7 u5 z1 L+ W7 A4 {3、 E   = Emin - 20mil(0.5mm);
4、 D   = Dmax;
7 j4 E  B$ }1 k; n% C

" c$ G2 e) D( l+ V/ y. k! t/ Q大部分是复制的，莫喷。

Aiby2015

焊盘制作各层介绍：
) v! ^# Z4 w" u! C
% r* t2 [$ C, o/ C6 g, X0 ysilkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标识等，都用此层进行布局，个人认为最好与place_bound_top相同，且带有1脚标识。  

assemly top：是装配层，就是元器件的实际大小，用来产生元器件的装配图。也可以使用此层进行布局；外框尺寸应该为元件除焊盘外的部分（body size）；  

place_bound_top：是元器件封装实际大小，用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  

1.

关于焊盘的准确尺寸，大家可以去网上下载软件LP Viewer ，我装的是LP Viewer 10.2，也许现在有更高的版本，这里有国际标准的封装及尺寸，画元器件焊盘及封装的时候，可以参考这个软件。

2.

2.1 Regular Pad：具体尺寸更具实际封装的大小，可以参考LP Viewr里面的尺寸。  

2.2 Thermal relief：热涨缩间隙，常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm)，如果 Pad 直径小于 40mil，根据需要适当减小。  

2.3 Anti Pad：抗电边距，常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil，根据需要适当减小。  

2.4 SolderMask：通常比规则焊盘大4mil(0.1mm)。  

2.5 Pastemask：通常和规则焊盘大小相仿。  

2.6 Filmmask：应用比较少，用户自己设定。

  

再次归纳：

1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM，因为两边都要露在外面。

盲孔要有SolderMask_TOP，因为一边露在外面。

埋孔焊盘不需要SolderMask和Pastemask，因为都在里面。
9 S% h6 r$ W: b$ y% o% g



  U; M& U* {5 v. w  {; ^1 M

Aiby2015

现在，问题就来了，谁能告诉我allegro总class和subclass得具体意义？因为最近在画封装，不太清楚这些层的意义，在网上倒是看到一些，但是并不全。下面我会上传我找到的资料。

Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71)

2015-5-16 10:42 上传

点击文件名下载附件
下载积分: 威望 -5

! r$ V! |2 `4 n% V

Aiby2015

别沉

kinglangji

周末人少，不过这样的帖子早晚得沉。。
class和subclass顾名思义，就是组的意思。
5 t& @$ w% R% T# W. w把相关的层面分下组，就是现在的class了。而sub就是把相同的实体放到一层。
. H# ^( O, Z. H) ]" X( s- }6 _这个用文体不太好表述，你用的多了，就自然理解了。
关注几个重要的subclass，比如solder，paste，silk，这样，对于其他那些组，也就慢慢理解了

Aiby2015

kinglangji 发表于 2015-5-16 11:54
周末人少，不过这样的帖子早晚得沉。。
* g4 m# ~0 k& }1 n+ n, @" N, R& Pclass和subclass顾名思义，就是组的意思。
把相关的层面分下组， ...

# p6 W4 q3 ]' i1 }; G* x  g" f

Aiby2015

http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息，分享一下~

Aiby2015

今天就到这。

xiesonny

果然牛逼呀，我也刚学

Aiby2015

xiesonny 发表于 2015-5-16 16:26
* w3 l# q& E  g" m; D果然牛逼呀，我也刚学

9 |+ c0 m  @) T  h* }) X一起 一起。

Aiby2015

今天做了一个有极性电容的封装，如图，下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2)

2015-5-17 15:55 上传

点击文件名下载附件
下载积分: 威望 -5

longzhiming99

为什么总是喜欢把格点打开，不伤眼么，要打开也行，改成其它颜色好不好

辉辉辉辉

俺也在学习。。。。

xiesonny

longzhiming99 发表于 2015-5-18 10:09
8 x3 l4 ~3 U) e! B" z; T: [# c4 x为什么总是喜欢把格点打开，不伤眼么，要打开也行，改成其它颜色好不好

有道理，还是关掉好看，或者换格点颜色