allegro新手学习记录贴

Aiby2015

本人新手，最近才认真接触allegro，因为是学生，所以时间会比较多，此贴会持续更新，希望各位大虾指导。欢迎吐槽，不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图：

Aiby2015

今天在网上收集的一些资料，大家可能不需要~实在太基础了~~~~~然而对于我并非如此：
VCC、VDD、VEE、VSS的区别


# l8 e( B: t9 i3 E) z  k4 H　　电路设计以及PCB制作中，经常碰见电源符号：VCC、 VDD、VEE、VSS，他们具有什么样的关系那?
1 P' l/ g* S$ M" M! r; e/ [4 M　　一、解释
　　VCC：C=circuit 表示电路的意思, 即接入电路的电压
　　VDD：D=device 表示器件的意思, 即器件内部的工作电压;
　　VSS：S=series 表示公共连接的意思，通常指电路公共接地端电压
　　二、说明
　　1、对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd)，VSS是接地点。
　　2、有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。
　　3、在场效应管(或COMS器件)中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚，而不表示供电电压。
+ X$ x4 e$ y' \3 F% v% c　　4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
　　另外一种解释：
6 B4 `% G- F' d/ o7 y  j　　Vcc和Vdd是器件的电源端。Vcc是双极器件的正，Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C，和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss，含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.
, [' M% c# o  {4 a( A5 X# x% E　　Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
8 r) l$ m5 ?5 d& I7 @　　Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上
　　Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
0 w0 }* b8 d0 N6 V　　Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.
/ l( v9 p+ F8 p　　Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
　/*******************************************************/
  _; b0 E3 y* _! u0 `　　单解：
　　VDD：电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)
( _( p, w! R( G- Q　　VCC：电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)
　　VSS:：地或电源负极
0 Q" S1 O* F4 R7 J　　VEE：负电压供电;场效应管的源极(S)
　　VPP：编程/擦除电压。
　　详解：
　　在电子电路中，VCC是电路的供电电压, VDD是芯片的工作电压：
& a4 r" d9 r9 S　　VCC：C=circuit 表示电路的意思, 即接入电路的电压， D=device 表示器件的意思, 即器件内部的工作电压，在普通的电子电路中，一般Vcc>Vdd !
2 }' Z; ]3 E1 J　　VSS：S=series 表示公共连接的意思，也就是负极。
　　有些IC 同时有VCC和VDD， 这种器件带有电压转换功能。
. L4 j/ H7 D, T/ s　　在“场效应”即COMS元件中，VDD乃CMOS的漏极引脚，VSS乃CMOS的源极引脚， 这是元件引脚符号，它没有“VCC”的名称，你的问题包含3个符号，VCC / VDD /VSS， 这显然是电路符号。
' ?: J- w/ T9 X( l# `, c
( e& E) o+ t8 a* Z4 ~: N

Aiby2015

下面是今天看到一些为I觉得好的资料，给大家分享下：
Allegro画元件封装时各层的含义
pad目录
: n- {' W+ d2 K" [. e4 n( f
- Q- W7 s0 w. W0 ]. H) Y6 t+ T
) f) [( I% l' S7 _! kpsm目录（或者把PSM目录分为：shape目录、flash目录、package目录）

  E& B0 }0 ^5 X0 f! T( ~- F
7 x' p; t7 d; k4 `: I2 a
4 k) o4 Q. X/ M! g4 r* }6 t. ^. Z: w
' E8 _! e9 }! N. s) M# a封装制作步骤（前提是焊盘建好了~）
# A: B  k8 r, |; @: C/ {1、添加管脚，可用 x 0 0 命令来定义第一个点的位置；


+ V: J. f; p  H( ]0 Y1 |. C* `$ V2、添加装配外形，设置栅格25mil，选择ADD->Line
class和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP；
   添加丝印
8 W3 D% G/ z* E# x0 yclass/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;


3、添加标号RefDes
$ C$ W# [8 \" a% V1 P' I. m' c7 d4 mclass和subclass 为 REFDES/ASSEMBLY_TOP;输入U*；放在器件的中央；
4 W6 p2 e( p( Y& I" Wclass和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV；放在器件的中央；
' G* r4 h" ?8 l1 [
7 r) v! e- O" D! R# r( d0 s$ V
class和subclass 为 REFDES/SILKSCREEN_TOP;输入U*；放在器件的上侧中央；
  t) z) y2 F5 a2 X5 tclass和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV；放在器件的上侧中央；
8 ?3 T& K8 V/ k& `) v" P

; f) a; a2 H1 {2 q/ i9 \4、生成封装边界，点击SHAPE ADD；画出封装的边界。可以检测器件没有放重叠；
' ?2 G8 ^' U: B5 Y( Y5 mclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；
1 x. M  h8 O5 e' P1 T

5、定义封装高度（可以选择）
选择Setup->Areas->Package Boundary Height;
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；
点击刚才画的封装边界，输入高度；

* I  W6 @; h; j# A
$ Q0 L$ }) b7 t' w$ R; P, N' k6、添加测试点不能添加的区域（可以选择），点击SHAPE ADD；添加阻止测试点放置的区域；
8 G4 O( f. w) n+ U( Rclass和subclass 为 Manufacturing/No_Probe_TOP；

" x$ Y: S) K- X5 y/ t# G
5 H* t1 U& g3 z/ ]* o5 Y( e" S# G# @3 sPCB封装的一些规范：
1、在LOLDERMASK_TOP层定义的大小规则：在尺寸允许的范围下，相对BEGIN LAYER层，可以大10mil（两边相加，
   一边就是5mil）;在小尺寸下，大6mil;
8 O/ u/ L: P- N4 Z
: v# t1 b' ^. B" N
2、对于普通的通孔器件，REGULAR PAD 比DRILL 大20mil； 其它特殊通孔视情况而定，比如说打的过孔可以只大10mil;
( u" P9 {! Q) Y: ]  a
' ~) O$ l5 F5 K6 n! s  V' C
3、对于普通的通孔器件，THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil；其它特殊通孔视情况而定；
- n3 f& ?# o/ }/ M1 [

9 h* K5 q4 G8 p5 i! x( a. W) G2 N4、做器件时必须把DATASHEET做上标记，DATASHEET的名称改为所做器件的名称，然后拷贝到集中的目录；

8 \4 ~: V! J) B. j+ p
% i  K: s2 l; X0 g. {3 g& n做双排封装的时候
* t( R8 B' x! M0 @; J1、 e   = e;
1 o- X$ u% U8 u! w2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;
1 |" i+ E% @0 L$ P4 Z3、 E   = Emin - 20mil(0.5mm);
4、 D   = Dmax;


% y4 {7 X' l6 F# S/ d大部分是复制的，莫喷。
1 c' q1 ?) G) p/ T: N

Aiby2015

焊盘制作各层介绍：
( T7 z: k1 c' K5 K. V# d  W
silkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标识等，都用此层进行布局，个人认为最好与place_bound_top相同，且带有1脚标识。  

assemly top：是装配层，就是元器件的实际大小，用来产生元器件的装配图。也可以使用此层进行布局；外框尺寸应该为元件除焊盘外的部分（body size）；  

place_bound_top：是元器件封装实际大小，用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  

1.

关于焊盘的准确尺寸，大家可以去网上下载软件LP Viewer ，我装的是LP Viewer 10.2，也许现在有更高的版本，这里有国际标准的封装及尺寸，画元器件焊盘及封装的时候，可以参考这个软件。

2.

2.1 Regular Pad：具体尺寸更具实际封装的大小，可以参考LP Viewr里面的尺寸。  

2.2 Thermal relief：热涨缩间隙，常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm)，如果 Pad 直径小于 40mil，根据需要适当减小。  

2.3 Anti Pad：抗电边距，常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil，根据需要适当减小。  

2.4 SolderMask：通常比规则焊盘大4mil(0.1mm)。  

2.5 Pastemask：通常和规则焊盘大小相仿。  

2.6 Filmmask：应用比较少，用户自己设定。

  

再次归纳：

1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM，因为两边都要露在外面。

盲孔要有SolderMask_TOP，因为一边露在外面。

埋孔焊盘不需要SolderMask和Pastemask，因为都在里面。

9 k& g0 x* V2 l2 C9 J! a6 |& G5 T9 B
% S, _% ^" ~' y6 |$ g  x
, B/ k8 K9 C) O, P

Aiby2015

现在，问题就来了，谁能告诉我allegro总class和subclass得具体意义？因为最近在画封装，不太清楚这些层的意义，在网上倒是看到一些，但是并不全。下面我会上传我找到的资料。
+ n) V4 O! {  {
% |% i% V! w8 j+ F2 P Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71)

2015-5-16 10:42 上传

点击文件名下载附件
下载积分: 威望 -5

% H+ C  i* w. N

Aiby2015

别沉

kinglangji

周末人少，不过这样的帖子早晚得沉。。
class和subclass顾名思义，就是组的意思。
把相关的层面分下组，就是现在的class了。而sub就是把相同的实体放到一层。
% Q) H$ r8 J+ q' J3 O  ?; W9 y这个用文体不太好表述，你用的多了，就自然理解了。
" |. p/ q! t. `1 f# X( z/ t; i! I关注几个重要的subclass，比如solder，paste，silk，这样，对于其他那些组，也就慢慢理解了

Aiby2015

kinglangji 发表于 2015-5-16 11:54
5 J7 h# @  K: J周末人少，不过这样的帖子早晚得沉。。
class和subclass顾名思义，就是组的意思。
; y6 ^' S$ n+ H; ]4 z% t6 w把相关的层面分下组， ...

8 \7 r0 E4 ~: A0 d1 T
# k( e: O7 i& x$ }- w3 ]5 ^

Aiby2015

http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息，分享一下~

Aiby2015

今天就到这。

xiesonny

果然牛逼呀，我也刚学

Aiby2015

xiesonny 发表于 2015-5-16 16:26
果然牛逼呀，我也刚学

一起 一起。
; {9 k1 h- c  W1 J7 y! E; h2 a

Aiby2015

今天做了一个有极性电容的封装，如图，下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2)

2015-5-17 15:55 上传

点击文件名下载附件
下载积分: 威望 -5

longzhiming99

为什么总是喜欢把格点打开，不伤眼么，要打开也行，改成其它颜色好不好

辉辉辉辉

俺也在学习。。。。

xiesonny

longzhiming99 发表于 2015-5-18 10:09
为什么总是喜欢把格点打开，不伤眼么，要打开也行，改成其它颜色好不好

有道理，还是关掉好看，或者换格点颜色