大家可否知道这I2S波形是左对齐，还右对齐？？

liaotingkang1 · 发表于 2015-7-15 20:51

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

大家可否知道这I2S波形是什么格式？是左对齐1-bit Delay？还右对齐1-bit Delay？？还是标准I2S格式？SOS，SOS

菩提老树 · 发表于 2015-7-16 00:19

什么也不说了，看图吧

jacklee_47pn · 发表于 2015-7-16 08:13

記得超級狗版主有一份 Intel 介紹 I2S/SPI 格式的狗糧,忘記叫甚麼名稱來著. 有講到不同廠商的 I2S/SPI 格式.

toffee520 · 发表于 2015-7-16 08:38

不动，等学习

tb52088 · 发表于 2015-7-16 08:50

大多是上升沿触发，就是左对齐。

liaotingkang1 · 发表于 2015-7-16 08:59

我觉得和这个一样

tb52088 · 发表于 2015-7-16 09:17

你看一下吧！！！SCL端子是串行时钟输入端子，由于是在SCL时钟输入信号的上升边缘和下降边缘来进行信号处理，因
此请要十分注意上升时间和下降时间

菩提老树 · 发表于 2015-7-16 10:31

菩提老树发表于 2015-7-16 00:19
% |+ L) F. V3 f4 d/ l+ K+ E; T什么也不说了，看图吧

是的，是I2C总线的测量

toffee520 · 发表于 2015-7-16 10:53

本帖最后由 toffee520 于 2015-7-16 11:11 编辑

既然是I2S 波形也应该是SDO 和Bclk 进行采样测量啊，看你的LRCKL 不是采样时钟。[size=14.1666660308838px]你的波形是I2S_FS是frame信号for I2S的。把BCLK 一起截出来才能看出什么模式

[size=16.2962951660156px]标准I2S：[size=16.2962951660156px]LRCLK的电平变化后，在第二个BCLK的下降沿开始有DATA的MSB数据变化，可使用示波器动态（静态不好识别）看到这个时序；

[size=16.2962951660156px]左对齐：[size=16.2962951660156px]LRCKL的电平变化后，在第一个BCLK的下降沿开始有DATA的MSB数据变化，可使用示波器动态（静态不好识别）看到这个时序；

[size=16.2962951660156px]右对齐：[size=16.2962951660156px]LRCKL的电平变化前，在第一个BCLK的下降沿是最后一个DATA的LSB数据变化，可使用未波器动态（静态不好识别）看到这个时序；

[size=16.2962951660156px]DSP：[size=16.2962951660156px]LRCKL发生一个BCLK的高电平变化后，即连续发送DATA的左右声音数据；

liaotingkang1 · 发表于 2015-7-16 13:02

这个是使用逻辑分析仪测的时序波形，看样子是I2S格式，不是左对齐，也不是右对齐方式。

liaotingkang1 · 发表于 2015-7-16 13:07

这个放大了，

fallen · 发表于 2015-7-16 15:01

liaotingkang1 发表于 2015-7-16 13:07" }2 T2 m/ v+ } |
这个放大了，

左对齐：数据采样在LRCK变化后的第一个BCLK的上升沿,对应的MSB
右对齐：数据采样在LRCK变化后的最后一个BCLK的上升沿，对应的LSB
I2S：数据采样在LRCK变化后的第二个BCLK的上升沿，对应MSB

因为不知道数据的MSB是否为0，所以当从波形上无法判断。在某些特殊的情况下也许可以。

LRCK：左右音频的采样率，一般来说：=0代表左声道；=1代表右声道
BCLK：数据的时钟，一般为=2X位数×LRCK

帐号		自动登录	找回密码
密码			注册

大家可否知道这I2S波形是左对齐，还右对齐？？

EDA365欢迎您登录！

点评

点评

点评

点评

点评

点评

推荐内容 /1