找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

886#
发表于 2013-5-2 21:25 | 只看该作者
伟大的版主
  O, R1 I. i8 N" {以前用Protel99se,将CAD导入keepout层后,可以直接捕捉keepout层线段的端点进行定位,PADS有没有对应当功能?" p* A  g- Q7 g4 n: _9 H% u5 a; N; V

点评

利用格点。  发表于 2013-5-14 11:13

该用户从未签到

887#
发表于 2013-5-3 08:59 | 只看该作者
jiaoewiming215 发表于 2011-7-8 11:23 " j: T1 B$ s; V$ R4 a
请教,PADS里怎么隐藏某一个标号的飞线呢?

* D6 ^' v1 D; D* [" c8 W将想要隐藏的标号颜色设置与背景一样的颜色就可以了。
头像被屏蔽

该用户从未签到

888#
发表于 2013-5-6 15:40 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

889#
发表于 2013-5-7 16:18 | 只看该作者
在LOGIC的元件类型编辑器里的pin mapping是给PIN定义类型,这个有什么意义啊?
+ Y/ w- x& `. X/ C. }1 `0 _1 ^7 F
请问这个选项在哪设定啊,感谢!

点评

pin mapping可以为pin 定义为时钟,驱动,负载等类型,仿真时需要。 在元件类型编辑器中。  发表于 2013-5-14 11:14

该用户从未签到

890#
发表于 2013-5-9 14:53 | 只看该作者
本帖最后由 jimmy 于 2013-5-14 11:16 编辑 ' q$ M4 E" E; x* \$ v
jimmy 发表于 2008-12-20 19:40
" \1 }7 s9 v  f. ]4 o# a  B* Q1, orcad导网表时需要导入value这一项,以后才能在PCB上面进行标识和打印.
3 k7 M/ X, T4 k! n5 Q8 c! t( o, A! W) U
如果刚开始就没有导value这 ...
, Y. w6 D+ v* p  I8 T% U
: K- j1 h: I) l) u" ^
ECO怎么更新?可否讲解一下具体操作?上图片. x* _3 k  T( N% @# C" Q( B# C

( U2 b6 ]- C4 D/ I$ g! C- V
7 t# r& h3 R. X; _( U. ?- l( m9 `# M  H. s( U) ]2 k8 X) U" \6 l
jimmy回复:" t- y" g0 C+ r5 e
# }, x( R( e! m; Z* H* K
compare eco时,按下图选择:
; U; j# w5 i! w4 Z

该用户从未签到

891#
发表于 2013-5-9 15:48 | 只看该作者
本帖最后由 jimmy 于 2013-5-14 11:27 编辑
0 L! U; T+ u3 l. }, C
beancurd 发表于 2009-1-17 00:36 : I6 k! z% f# m" D  |6 t
我想问一下PADS 2007自带的preview.pcb的例子里,电源线、地线是怎么布的,整块板先从哪开始布线比较好?
# ^; o+ `6 |( r5 @) S- _0 d6 k ...

6 F/ |7 T9 N- _
* I& H7 q$ o, Z, t% a我第一次听说CAM平面。能讲解一下是什么意思吗?
: ~7 W2 _* o  i* s还是PADS里面专有的术语?求解7 v- S* h! J1 F1 |, }9 B" N1 [
7 Z: V9 \  i' w5 E# i8 c' f
" e# d; z  k0 M& J! T  q( E% k8 l) C
jimmy回复:
& n$ I/ R1 h8 S1 W5 g  s/ \% q8 l% {5 _5 D$ h
CAM PLANE:负片平面层。
% N/ j; F, m3 m, _0 o( G5 h/ n% ~6 u. R7 H* `
负片:一般是我们讲的tenting制程,其使用的药液为酸性蚀刻
; O# L' {; L$ d. E% D2 M/ g% \  _* m  _7 e( b" @* C+ f# y; t6 g
负片是因为底片制作出来后,要的线路或铜面是透明的,而不要的部份则为黑色的,经过线路制程曝光后,  j  D  k7 a9 @  L/ O
7 R. x; f5 g0 t( n4 h
透明部份因干膜阻剂受光照而起化学作用硬化,接下来的显影制程会把没有硬化的干膜冲掉,$ Y  M) W) Y# X: Y. J# _$ P
; P0 `+ p' j0 s8 U- \# A* r0 {9 P5 g
于是在蚀刻制程中仅咬蚀干膜冲掉部份的铜箔(底片黑色的部份),3 ~$ [3 |, v! v8 Z  S/ |8 E0 G
, T  m9 G% ~; o" b; s+ ?, Y
而保留干膜未被冲掉属于我们要的线路(底片透明的部份)。
9 _9 a7 u/ S% g$ D6 F4 \' ^# A0 K
+ S3 H2 Z- m- p/ \9 V* s8 w' \! B在Allegro里正负片都可铺铜.而在PADS里正片可铺铜,负片不能铺铜。* |& F9 n3 S& r  y5 T

- K* w' V- B: w$ |3 e+ q理解正片与负片,可以去看看以前照片和底片的关系,可以类比的。
* _9 ~5 A7 ?. `5 o/ ?# ?% `
9 ~$ s1 ]: p6 Y0 X" M  n9 {+ I这样做是为了让计算机处理图片的时候尽可能的减少运算,
) ^+ x! t7 d$ {* ^& R- y
& x6 s8 x; l; `图形运算很费时间的。0 Y' ]3 Z2 }  ?; J
1 s% ~1 g! v2 L5 ~; [  U0 ?5 q6 p/ E
正片负片的运用,原则就是让处理的图形尽可能的少,并2 R: F& K/ s, L2 q4 [

9 n( q  H/ K% R# ^) P没有规定哪个layer一定要用正片或者负片。( ?8 \: o! l) W

" T  C  ], t, e$ y7 u0 l& J负片的好处:
+ s: B2 G% n! {! l# ^
+ e5 f( I& m0 S9 U4 W0 P/ S; k6 h(1)只需编辑antietch,就可以很方便地对铜皮进行处理,
( b! E8 a. O! e5 S' y  v* z8 w$ o% o3 A0 ]5 d+ r' h7 i
比如平面内缩、实现两个平面单点连接、变压器下面挖空...,. ?9 d# r, u4 Z

) |, I4 `+ }7 R进行这些操作都不需要编辑铜皮。
' ~4 K8 o! s7 ]5 M: \2 y, S1 [7 c7 H# L0 |. k
(2)如果板内有多个电源,比如20个,铺20块电源铜皮的9 F% t1 D3 H) l5 c+ w5 m5 V+ c
& E6 \3 z( F* e: S# {7 T& O5 e6 @
时间将会远多于用负片操作,铺正片铜皮难免会修修补补,4 j  W. O9 K8 x2 X) x6 x: u! l8 Y

' m/ \1 N' ^3 U而编辑antietch就太轻松了。' i5 x3 f8 E0 Q8 A( _

$ K$ i6 O$ S! l6 W6 j(3)一般来说,负片的PI性能会好于用正片,电源也是信
/ b: ]; c1 {$ W+ Y: ~) L/ r( F! s6 Z( o9 C0 L% L
号参考平面之一,20块电源铜皮,如何保证像antietch一样$ |: v) @0 b. R" @. }1 F8 Z

' Z+ y5 p- c: B$ L# h; A等间距?即使做出来,也要费不少力气吧?( D+ K. G4 U. H! X# e

9 v; T, U5 X/ m9 U: f& ~
* \% `0 h3 f5 P  L8 ?总的来说,画大板,用负片。

该用户从未签到

892#
发表于 2013-5-10 14:46 | 只看该作者
ACTODC 发表于 2010-11-8 17:10 ) p) z. p, N* e  o; F
我也是在刚学PADS2007,一下子真的不知道怎么下手呢,有没有这方面的资料或者指导呢,良好的习惯应该是从一开 ...

" u% {1 r8 Q0 f# @$ K5 l, h我第一次接触PADS就直接做项目。画线有人指点了一下。具体设置问题就是有一块别人画好的板子,我拿来照葫芦画瓢。最近还是感觉欠缺点东西就找到了EDA365.

该用户从未签到

893#
发表于 2013-5-10 16:03 | 只看该作者
qingwa32 发表于 2011-6-22 17:11 , y. ~2 l' R2 J. T1 B- c
斑竹:在allegro中作封装的时候把所有与丝印层有关的都放置在silkscreen top中,但是pads中为什么都要放置在 ...

* h- b" a. l, g9 E* H. {3 ?2 q+ e4 V在PADS中最好把丝印相关的(特别是零件的外框一定要放在ALL LAYER中),如果放在silkscreen top中,做单面板还好些不会有问题;如果是多层板一旦把器件放在底层出gerber时就会看不到器件的外框。

点评

出光绘漏选了丝印层。  发表于 2013-5-14 11:28

该用户从未签到

894#
发表于 2013-5-13 11:12 | 只看该作者
请问' u7 b2 z5 x% v
我使用PADS2007,在router中 一对差分线如何同时走蛇形?(单根线走蛇形我知道怎么操作)) I6 _0 ]7 E) H, E
感谢!

点评

Jimmy第五期网络培训资料-差分线的布线及等长技巧 https://www.eda365.com/forum.php?mod=viewthread&tid=38012&fromuid=1147  发表于 2013-5-14 11:29

该用户从未签到

895#
发表于 2013-5-14 04:41 | 只看该作者
在刚开始搞一些比较复杂的板子的时候,比如说手机板。有没有遇到感觉走线困难的情况?  L. E% l. {+ a
板子比较小时,总感觉布线困难,有时走的乱糟糟的,看别人走的很整齐。
2 i- E! E* o& @1 G9 C, J3 D  U- f7 Y我是在ROUTER里面走的,看着大概搞的来,就开始走线,让他自己推挤,不知道这样是不是合适?( b$ W: t9 m' q
求指教.

点评

慢慢从中积累经验。走线前需要提前规划好每一层的走线信号。  发表于 2013-5-14 11:29

该用户从未签到

896#
发表于 2013-5-15 23:34 | 只看该作者
本帖最后由 jimmy 于 2013-6-3 11:13 编辑
" c+ D9 _/ H1 C7 i% Z* d: W
yaxis 发表于 2013-5-1 19:39 $ ]. U6 C- f8 z4 W- p( D& U
请教一下,如果一张原理图想在layout里对应分成两块小板,应该怎么弄?
% }" o* W' |1 ?) I$ _; o
2 t) q2 ?, Q) ?9 l7 H1 G7 ^8 m; l

# b% F1 _3 O  s' T5 I9 F请教一下,如果一张原理图想在layout里对应分成两块小板,应该怎么弄?
7 |) f0 w" R5 @) ^! k7 C: ^$ [点评
, g4 F$ n* Z+ b+ _0 Q+ J1 R
; G  m: Q* G8 d8 `0 n
1 w+ }- ?* k! s" Gjimmy  把两个小板放在同一个PCB上。  发表于 2013-5-14 11:12
4 _: r, f3 a# q4 `: z( V# j/ B+ {2 ?: _7 v4 a2 c
-----------------------------------------------------------
4 _' a- L5 d/ ^+ E6 q但是pads layout里面只能画一个板框。
: s0 {2 H% _. K/ o一个板框怎么能放2个PCB?
3 q8 h( t5 V; w3 j& \* d  b# {. W# s" C: n

$ V9 q. e1 p" A9 {
! T; |9 L# Z; b" mjimmy回复:/ u; C" l/ }, d' y# u2 R6 \
: s& i$ d0 h# Q: s
两个板框都用all layer来实现。外形用all layer.2 X7 \* Q& w. m& e! G- h2 c, v

# g* n7 |- a* t2 [板框(主要用来约束灌铜用)可以这样做:
/ {( I& J) b" e7 e. C: ^+ A( y8 {
" H) G4 ~& b% f; e' H2 ]* Q

该用户从未签到

897#
发表于 2013-5-20 21:16 | 只看该作者
本帖最后由 jimmy 于 2013-6-3 11:15 编辑
* E$ n" K7 e! k: u2 V) }* `& l8 {2 n) _
各们大侠,请问怎样在做PCB板时不把元件位号做出来呢?
; W; V$ y8 P1 Q% _) k9 x3 ?/ D3 }6 w% p
4 G  y- c6 ]1 T0 y, I- D- U
/ A( E* I: b3 Y5 ?& o% M
jimmy回复:出光绘时,丝印顶层和丝印底层的光绘如下图设置

# S( E, P- U( Y4 L: L( Q# }& \1 Y: ~

$ [! Q  k' v% X4 Y* p/ v4 O9 y& ~$ b/ V1 Q1 X, F; d
  • TA的每日心情
    开心
    2024-6-22 15:20
  • 签到天数: 20 天

    [LV.4]偶尔看看III

    898#
    发表于 2013-5-21 22:36 | 只看该作者
    Placement完成后发现BGA的IO很乱,在层数和板子尺寸限制下布线难度很大。请问楼主有什么好的方法或者工具能较快调整这些IO。以前一直在PADS中手工一个一个调太费时。谢谢啦!

    点评

    第一种方法:利用DX原理图的IO调整功能进行。 第二种方法:将线全部很顺的连接到BGA处用,利用ECO工具的交换管脚功能进行交换。  发表于 2013-6-3 11:20

    该用户从未签到

    899#
    发表于 2013-5-22 09:34 | 只看该作者
    PADS LAYOUT 9.5怎么导出网络表?

    点评

    report->power pcb v3.5 netlist  发表于 2013-6-3 11:23

    该用户从未签到

    900#
    发表于 2013-5-25 21:02 | 只看该作者
    学习来了    最近公司被查protel只能用pads了
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-28 03:51 , Processed in 0.093750 second(s), 33 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表