找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

946#
 楼主| 发表于 2013-11-25 09:45 | 只看该作者
请问MASK点是不是只能放在主板上,不能放在工艺边上呢?2 |3 q! f  K, c0 L$ ]
. \0 c8 Z& Y& {# u5 Z1 o
0 F% W8 M" i0 ]
jimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。- S; R; g7 ~, l) x) }7 T

4 S3 M5 G. I  {因此MARK点对SMT生产至关重要。
  Q. [4 T, [; ?9 x) _" N9 h, @6 A: [2 g0 s* ?
MARK点按功能作用可分为以下三类:单板MARK,拼板MARK,局部MARK.7 p& ?0 o. K; ~! |5 C0 @  p" p
# e, \9 V4 o3 t( g( n2 L
你说的放在主板上的MARK点是局部MARK和单板MARK,这是必不可少,必须要放的。% v0 _4 b) C6 A  @  W  C
. b# ~; L1 ?* v, V" F' h
如果有拼板,工艺边也要加MARK点。
. C: R6 V0 L! }$ C# Q( ~

! y  e  l& S% e* h
- U4 _& y& f! N: x6 y$ [# B2 E  k, k1 `
" N; }8 [: V& O2 U3 e% P* I- s& B
看到有些教学写说不能放在工艺边上,可是如果主板没空间可放要怎么办?+ O) k' v4 x: o- Z
2 V6 e* y, Q# t& J2 \
jimmy回复:如果主板空间实在非常非常紧张,可以将MARK点做小一点,不要外面的保护环也行。实在不行,就只能在工艺边上放了。. N) t# e5 Z! o% o) G: J

1 n3 L" a. x: F! ?( n还有请问SMD 的CPU各位有加上MASK点吗?
+ A- q- x( t* H
0 d0 I8 u4 I/ j4 T+ ujimmy回复:如果小于0.5mm pitch的QFP,CSP或小于0.8mm pitch的BGA必须要放。
  ^+ [1 ?  S9 L; W& B! |( u' k# t6 J1 a  h7 n* m! r
有人说要加上,有人说没差别,到底需不需要加上呢?. q/ L# o5 Z9 r; I7 }7 H) v) S# m
4 z4 S. y7 w# f  f1 Z- _
jimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。
, R# I: o1 h+ R% i
( w+ K' @/ s& P) h* L) l7 O因此MARK点对SMT生产至关重要。必须要加。

该用户从未签到

947#
 楼主| 发表于 2013-11-25 09:48 | 只看该作者
lht-tz 发表于 2013-11-23 16:15/ ?4 Y' T$ B  i4 n
JIMMY你好!
# k  V; I; m0 i' x( s1 r

" t" n) b# g, `) ?, y! s9 D
0 v" s2 x# L5 e! T1 l# L如果原封装是最大层,使用时也需要设置为最大层。
& u  O4 h. }+ j: z7 E
1 `4 f( G3 R; s2 l) y做库时不建议使用最大层,没有这个必要。
' k  j, n+ ?" i6 x% ~0 F/ y  {! I9 w% x6 A
比如丝印层原先是26层,做成最大层后就变成126层了。不符合工程师的常用设计习惯,增加了光绘文件出错的机率,也不利于这个封装的循环使用。$ c6 f* M9 j& ^& v3 D

该用户从未签到

948#
发表于 2013-11-26 10:23 | 只看该作者
jimmy 发表于 2013-11-25 09:48
6 G' F8 C3 [4 F" L4 L8 V$ Z2 k4 n如果原封装是最大层,使用时也需要设置为最大层。/ C& e  O2 j. Q: R) L; V1 z
3 M6 S/ E1 M+ m' R4 l
做库时不建议使用最大层,没有这个必要。
6 x9 C2 }8 n/ D2 X
Jimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示的那种情况

QQ截图20131126100822.png (12.4 KB, 下载次数: 2)

QQ截图20131126100822.png

QQ截图20131126100948.png (5.3 KB, 下载次数: 4)

QQ截图20131126100948.png

点评

DRO后,回车,再试。  发表于 2013-11-28 10:42

该用户从未签到

949#
发表于 2013-11-27 09:40 | 只看该作者
yanyeh89 发表于 2013-11-26 10:23. ?1 P- b; V) D1 d
Jimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示 ...
0 p3 @% ?1 P) q7 d' ]9 _
键入DRO后,回车。* d  T- o3 I! ~* i

7 O  a. j) F) H' J
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    950#
    发表于 2013-11-28 11:32 | 只看该作者
    jimmy老师,看了IPC的板子,# v$ m+ h  k1 M6 A$ [+ J
    % y) A% a1 j9 g7 s  c$ z( W
    看到上面DDR3的地址线A[0;14]分成了两组走线,
    & j  @' t& M! }- Q$ R% }" d/ L# w$ d4 p' ?) ?# U
    不是说地址线要在一组走线吗,有点疑惑

    点评

    同组。书上有详细介绍。  发表于 2014-1-22 09:01
    谁说要在一起走的?你让他帮你走。  发表于 2013-11-29 17:37

    该用户从未签到

    951#
    发表于 2013-11-29 10:46 | 只看该作者
    本帖最后由 jimmy 于 2013-11-29 17:42 编辑 ( s; b4 u! m: o6 `4 }. @
    ' X( b- q7 u# j& b! r/ v  o
    LOGIC中的hierarchical有什么用,如何用?
    : v! _& d7 m& d$ c, U  Z+ Blogic中可以分成很多页,再多的元件也没有问题。我觉得这个hierarchical与页没有什么不同吧。4 e  x% `5 v/ L3 s& N

    * o9 M# L' [9 d3 m2 M$ O8 f% F' h& h" b; B请楼主出来解惑。多谢。8 L3 [- P0 K. Q# U% N3 l
    $ s; [% ~% ]& u# \

    8 i7 f5 ]6 a$ o楼主回复:这是层次图。8 `- l# [; n' ?" i, ]

    * P% U. W! Z  x) R" J# X没使用前:4 z4 ]7 b1 [2 m1 c. d+ N# Z+ j

    7 s. Z( F! o  r! D8 F; B; m
    " T' `* S2 A! F; O: E9 _" [4 _# l/ h3 H; n! a1 d# C
    使用后:电源流向更为清晰9 J# O, W5 d  _2 J

    & v" u( o* g& `4 c  z
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    952#
    发表于 2013-11-30 12:27 | 只看该作者
    flywinder 发表于 2013-11-28 11:32
    . n4 Y  n: s$ W& d' P/ Njimmy老师,看了IPC的板子,0 D5 k- e! M; Y5 o5 u* {
    0 u9 r/ }. K) q+ Z3 C, [
    看到上面DDR3的地址线A[0;14]分成了两组走线,

    3 G8 `0 n  w" N5 e; o( m同组同层难道只是针对数据线的?

    点评

    是  发表于 2014-1-22 09:03
    是的。  发表于 2013-12-3 15:27

    该用户从未签到

    953#
    发表于 2013-12-3 09:18 | 只看该作者
    jimmy 发表于 2013-11-8 09:293 ~: Y* D4 E+ X5 o, c4 p
    layout做完了,铺铜也完了,但是每次重开pcb文件的时候,铺铜(flood)的地方就镂空了,如果需要展示效果必 ...

    # _. f9 s/ p) A2 l5 w, l2 Wpad9.3没有autofloodon file open 的功能,你用的是最新的版本。

    该用户从未签到

    954#
    发表于 2013-12-6 11:42 | 只看该作者
    “2)如果板内有多个电源,比如20个,铺20块电源铜皮的时间将会远多于用负片操作,铺正片铜皮难免会修修补补,而编辑antietch就太轻松了。”
    6 O2 N' h$ e, d$ I3 ^; W8 j) R# W/ |( `0 L* S
    很喜欢这个功能,我用的是pads9.3,没有找到这个功能。& g5 s% W% D4 w% b  a9 M+ e
    : F/ l5 J: P8 s( P+ }
    找到了auto plane separate功能,可是老是出现问题,实现不了auto plane separate的功能。我已经设了split/mixed 层。 楼主,要怎样做?盼回答哟。谢了。
    3 A& U5 P* T# j6 F  \# }$ `
    8 d" X: @( n; s( r0 Q  }+ ~

    auto seprate cam plane.png (26.94 KB, 下载次数: 0)

    auto seprate cam plane.png

    该用户从未签到

    955#
    发表于 2013-12-6 13:46 | 只看该作者
    jimmy 发表于 2013-10-11 14:04
    # v' j/ F% w7 r' X中间的散热焊盘只做一个大的就行了。
    8 X9 N) |" T# _8 _' Y% n# [! j8 Q! y( g- `
    另外一些小孔,在PCB设计时,选中中间的散热焊盘(通常是接地)的 ...

    3 I; g$ p9 Z$ H: w0 b0 {+ d) x这招好呀,呵呵,真方便

    该用户从未签到

    956#
    发表于 2013-12-6 17:05 | 只看该作者
    jimmy 发表于 2013-4-11 13:24! I$ x0 n. A! I) E3 [* P0 z
    四个文件都要复制。

    & @  F$ C# e+ F2 U& U+ y, b请问ld9\ln9\pd9\pt9分别对应一个封装里的那些东东,
    3 c) K8 p5 h. r6 ]& e这是属于没事找事的疑问,可以不回答,谢谢

    该用户从未签到

    957#
    发表于 2013-12-6 17:07 | 只看该作者
    yaxis 发表于 2013-4-11 13:47
    5 Z7 c3 z+ R9 V7 a$ c/ a* e还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设置 ...

    $ B( Y  X* }) F3 l7 C! y5 N楼主,细心,很有必要的问题,也想知道

    该用户从未签到

    958#
    发表于 2013-12-6 17:15 | 只看该作者
    jimmy 发表于 2013-4-12 15:30
    + C# i5 k2 g' ]$ W1 c; Y1 C还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设 ...

    1 g0 y: V( y) K* O) v+ Q* ^top和top soldermask应该可以这样理解吧:
    + t5 W" w1 d5 v4 U                          top针对top层元器件焊盘对应的solder;  N: R+ [: c7 k! ?0 W; m6 v/ [- E, h
                              top soldermask针对焊盘意外的solder,比如人为开窗,比如有为老兄说为了增强导电、散热而手工绘制的soldermask。
    " u. I* t2 t4 d
    ! P" P9 O( g  t* }
    $ K4 \5 D; W& ?: \" B至于,出光绘时top soldermask层选中via时针对via开窗,没有选中via时无视via,呵呵

    该用户从未签到

    959#
    发表于 2013-12-19 15:43 | 只看该作者
    各位大侠。GND走线、铺铜离信号走线的距离需要多少?太近会不会产生EMC问题?

    点评

    12-20  发表于 2014-1-22 09:04
    至少得保证12mil  发表于 2014-1-10 09:59

    该用户从未签到

    960#
    发表于 2014-1-9 14:14 | 只看该作者
    你好!+ J2 f8 U( X5 ]% N& b
    我使用的是PADS9.5.1
    , R. B1 [0 q+ p3 W# h2 j! C在router我删掉以前走线就弹出 5 P  |$ G+ u+ N, H( r
    感觉每次我敷铜后就会出现莫名其妙的报错,导致想在原理基础上改板相当困难。- }% K2 |% j3 w* b9 F
    GOLF7-GPS-fixture-v1.0.rar (284.2 KB, 下载次数: 9)
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-27 21:39 , Processed in 0.125000 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表