找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

946#
 楼主| 发表于 2013-11-25 09:45 | 只看该作者
请问MASK点是不是只能放在主板上,不能放在工艺边上呢?5 W% y' [3 X3 [5 W" o, J; G. P7 H
) s! O" n7 G& n, `" n% e
6 _' e' [* J9 F5 K! p$ t
jimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。
+ e, G. S5 y, ?' M1 t
( N8 d: _" @& a9 s/ J4 X# w因此MARK点对SMT生产至关重要。
! a& i! T$ G2 u- d: \5 w+ b6 |0 U( @) H
MARK点按功能作用可分为以下三类:单板MARK,拼板MARK,局部MARK.
! W/ k; x3 |2 W6 g. Q
7 ]5 D' Y+ [* x9 }8 d4 N+ i你说的放在主板上的MARK点是局部MARK和单板MARK,这是必不可少,必须要放的。( ~7 {% K5 U+ C% n9 h
( Q% G  t5 {3 q  j; X9 D) H
如果有拼板,工艺边也要加MARK点。

: _- u$ R3 K9 I/ o
/ T4 a, `2 }" s# R1 B
0 f# {- d) E! d  q( a) G/ y6 y
" y4 B4 z" s( {$ a" |7 [. R) j! P$ O9 z
看到有些教学写说不能放在工艺边上,可是如果主板没空间可放要怎么办?6 }, v+ l* U5 r; E! T

1 h9 }4 @( {& Z- @6 S( D6 xjimmy回复:如果主板空间实在非常非常紧张,可以将MARK点做小一点,不要外面的保护环也行。实在不行,就只能在工艺边上放了。
- a8 j' O% M; _+ G: R9 n5 c# |/ P3 ?' @$ W: f6 W
还有请问SMD 的CPU各位有加上MASK点吗?. D& k5 Y+ A* ^  w/ @
. n0 l7 q) m* m; J
jimmy回复:如果小于0.5mm pitch的QFP,CSP或小于0.8mm pitch的BGA必须要放。
; e0 |- @1 p0 y5 z4 l/ v0 e' Y  W9 \: F" T4 B
有人说要加上,有人说没差别,到底需不需要加上呢?! E# w, H, j$ Y: e2 X

) z9 U* k# o8 h6 a; k# N) \jimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。
% d1 }2 F1 c% G& E6 ~" `0 p7 B+ l5 V: |
因此MARK点对SMT生产至关重要。必须要加。

该用户从未签到

947#
 楼主| 发表于 2013-11-25 09:48 | 只看该作者
lht-tz 发表于 2013-11-23 16:153 i- a. C7 H9 r4 |  }# f
JIMMY你好!

3 A- _0 l1 O+ L2 u0 k4 g5 X' w, W: Z
9 X8 U% j* O) B8 _0 N% {4 [- g  l' u0 z/ _* \
如果原封装是最大层,使用时也需要设置为最大层。# B  E: Z  P% T7 e- ^2 A
$ x( \2 G  T  ^* ]# e. Y5 \
做库时不建议使用最大层,没有这个必要。( Q% S' j) [8 C& H4 ~+ `

5 y5 h& U9 [& A2 m3 A" `比如丝印层原先是26层,做成最大层后就变成126层了。不符合工程师的常用设计习惯,增加了光绘文件出错的机率,也不利于这个封装的循环使用。) Y2 s! J$ H+ D4 A9 \* p( V- ~- E

该用户从未签到

948#
发表于 2013-11-26 10:23 | 只看该作者
jimmy 发表于 2013-11-25 09:48
  P, ]$ @4 t5 A) V& }; G( D0 H6 f8 _如果原封装是最大层,使用时也需要设置为最大层。! {' w, i0 ]" A
6 [9 L* t$ ^4 P8 d2 L$ F. a
做库时不建议使用最大层,没有这个必要。

# I  r5 W$ b% T+ N- @Jimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示的那种情况

QQ截图20131126100822.png (12.4 KB, 下载次数: 11)

QQ截图20131126100822.png

QQ截图20131126100948.png (5.3 KB, 下载次数: 17)

QQ截图20131126100948.png

点评

DRO后,回车,再试。  发表于 2013-11-28 10:42

该用户从未签到

949#
发表于 2013-11-27 09:40 | 只看该作者
yanyeh89 发表于 2013-11-26 10:236 E; s; |, r0 T* |% a
Jimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示 ...

0 ~* Y1 W( Q4 m7 e键入DRO后,回车。
* p8 K* J( N3 E' z% b' u! o
( z& ~/ o8 s5 C! J' \! y4 C
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    950#
    发表于 2013-11-28 11:32 | 只看该作者
    jimmy老师,看了IPC的板子,
    7 l: Y! \/ Y( B3 A
    0 o4 P  g* X7 L# _看到上面DDR3的地址线A[0;14]分成了两组走线,0 y, @6 b! A/ X3 r2 x
    " h( W, h2 e' C2 D$ y" Q, N
    不是说地址线要在一组走线吗,有点疑惑

    点评

    同组。书上有详细介绍。  发表于 2014-1-22 09:01
    谁说要在一起走的?你让他帮你走。  发表于 2013-11-29 17:37

    该用户从未签到

    951#
    发表于 2013-11-29 10:46 | 只看该作者
    本帖最后由 jimmy 于 2013-11-29 17:42 编辑 / Z& K; H/ e  z

    1 S. `4 A8 R) n1 V0 Y1 z6 nLOGIC中的hierarchical有什么用,如何用?
    % _9 t0 O, R. ?- j* Flogic中可以分成很多页,再多的元件也没有问题。我觉得这个hierarchical与页没有什么不同吧。
    " ]& G; k: E% S; v$ R4 j6 [8 n/ k* y, B3 r& D
    请楼主出来解惑。多谢。
    + ^& l) e' y1 t9 [: Q2 c( t7 C8 f  |2 ^) D

    + U  E/ e4 o3 g& B; E楼主回复:这是层次图。
    ' `! p; u4 V" R5 S" [2 g
    ; q& C) Q! c* v2 }1 l' H$ k没使用前:
    : C$ ?6 \+ U% Q( T  @
    ' \- J2 k. S- B0 H2 h
    9 z. d+ @7 y" R' J$ H- V. U  L# k2 ?+ G* X9 l, h5 _2 X2 o5 L& C: j
    使用后:电源流向更为清晰4 K: v$ E% y6 g, o# d% a7 A
    * {+ h+ p( H/ x# e3 T" n/ t! v( R' e
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    952#
    发表于 2013-11-30 12:27 | 只看该作者
    flywinder 发表于 2013-11-28 11:32
    * V7 `. f" K3 e- njimmy老师,看了IPC的板子,
    1 v( c$ ]+ \2 C" o& P2 X" V% Q, K: l6 B4 k; y  b+ g$ W- j6 H. C# L  p0 E) |
    看到上面DDR3的地址线A[0;14]分成了两组走线,
    4 T2 ]+ w% l0 C: ~8 n2 ~" k  x8 a
    同组同层难道只是针对数据线的?

    点评

    是  发表于 2014-1-22 09:03
    是的。  发表于 2013-12-3 15:27

    该用户从未签到

    953#
    发表于 2013-12-3 09:18 | 只看该作者
    jimmy 发表于 2013-11-8 09:29! E+ Q$ ^8 G9 w9 J9 t6 |* S
    layout做完了,铺铜也完了,但是每次重开pcb文件的时候,铺铜(flood)的地方就镂空了,如果需要展示效果必 ...
      u$ s, N/ j+ u
    pad9.3没有autofloodon file open 的功能,你用的是最新的版本。

    该用户从未签到

    954#
    发表于 2013-12-6 11:42 | 只看该作者
    “2)如果板内有多个电源,比如20个,铺20块电源铜皮的时间将会远多于用负片操作,铺正片铜皮难免会修修补补,而编辑antietch就太轻松了。”
    1 ?+ q4 Q5 Q' c- L8 |4 @# b9 O% M" n, r" T/ |5 D1 \; i
    很喜欢这个功能,我用的是pads9.3,没有找到这个功能。
    + k$ a8 T3 j" P) [: h3 \# r6 s. B/ A# ?* _
    找到了auto plane separate功能,可是老是出现问题,实现不了auto plane separate的功能。我已经设了split/mixed 层。 楼主,要怎样做?盼回答哟。谢了。0 s* C$ N( q5 G; V/ j2 M

    . y. Y# a) D6 \% G0 F: h  T

    auto seprate cam plane.png (26.94 KB, 下载次数: 10)

    auto seprate cam plane.png

    该用户从未签到

    955#
    发表于 2013-12-6 13:46 | 只看该作者
    jimmy 发表于 2013-10-11 14:04
    ) l* i/ w3 e1 A- X( e. q2 ]中间的散热焊盘只做一个大的就行了。
    ' W: `' g; N: p4 O' h3 G; r
    : ?* y7 t0 X! a- e另外一些小孔,在PCB设计时,选中中间的散热焊盘(通常是接地)的 ...

    ! [3 ^) Y( ?( D2 i+ L/ k6 K, e这招好呀,呵呵,真方便

    该用户从未签到

    956#
    发表于 2013-12-6 17:05 | 只看该作者
    jimmy 发表于 2013-4-11 13:24+ t2 i, @! z0 h8 t2 L0 E
    四个文件都要复制。
    8 w$ R& _+ A5 [9 i" G$ G
    请问ld9\ln9\pd9\pt9分别对应一个封装里的那些东东,
    " ~  \( v4 K+ }. @/ b这是属于没事找事的疑问,可以不回答,谢谢

    该用户从未签到

    957#
    发表于 2013-12-6 17:07 | 只看该作者
    yaxis 发表于 2013-4-11 13:47
    * m7 ?, Y6 a  v1 p4 _还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设置 ...
    # \  M; J* D: i; B& h- d
    楼主,细心,很有必要的问题,也想知道

    该用户从未签到

    958#
    发表于 2013-12-6 17:15 | 只看该作者
    jimmy 发表于 2013-4-12 15:306 ]( f! F0 l, {% j4 X- r# U
    还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设 ...

    / g  ~& ?; |9 e( X0 S: F6 etop和top soldermask应该可以这样理解吧:
    ; V* d; v! L& ]5 I5 }4 S) E                          top针对top层元器件焊盘对应的solder;
    / P2 i, |8 u) k4 ^! I                          top soldermask针对焊盘意外的solder,比如人为开窗,比如有为老兄说为了增强导电、散热而手工绘制的soldermask。, T; p( Y. Q8 p8 E- o( D, G
    $ Z5 N+ B7 }7 _, y

    ( d% o5 Z. G3 X7 |$ T' I至于,出光绘时top soldermask层选中via时针对via开窗,没有选中via时无视via,呵呵

    该用户从未签到

    959#
    发表于 2013-12-19 15:43 | 只看该作者
    各位大侠。GND走线、铺铜离信号走线的距离需要多少?太近会不会产生EMC问题?

    点评

    12-20  发表于 2014-1-22 09:04
    至少得保证12mil  发表于 2014-1-10 09:59

    该用户从未签到

    960#
    发表于 2014-1-9 14:14 | 只看该作者
    你好!0 L" \% ]* X4 }
    我使用的是PADS9.5.1
    - f0 F4 z3 ?# ^4 C# p5 U: [+ g在router我删掉以前走线就弹出 * c6 }4 [! l, n
    感觉每次我敷铜后就会出现莫名其妙的报错,导致想在原理基础上改板相当困难。
    0 l2 `4 F8 l7 \8 H  a& \& x* i GOLF7-GPS-fixture-v1.0.rar (284.2 KB, 下载次数: 9)
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-9 19:27 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表