找回密码
 注册
关于网站域名变更的通知
查看: 9106|回复: 11
打印 上一主题 下一主题

两个工程,各一个原理图一个PCB,如何将两个PCB和合并到一块?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-9-11 14:06 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
1金币
本帖最后由 any_014 于 2015-9-12 16:03 编辑
5 M6 P# V4 w1 \0 X+ e+ L
( `+ P( e" c$ [: E其中一个是核心板,一个是母板。原来是分开的,通过排针链接。
! k; m1 i5 Z$ N. h6 j9 p现在想一个母板中直接嵌入两个核心板,就是都在一个板子上。. E0 ~( G# r8 _* Z; h- I
有什么办法呢?头疼。
5 E: ?! m+ \. g( y1 A. F* e  ~3 @! d5 D% ]6 t6 i- U/ J# G; q
---------------------------------------------------------------------------) O5 e/ ]0 D5 T$ }$ L, l( g$ M1 H

7 l6 ]8 s0 p6 m) T. `$ D总结一下吧。
3 C. N2 l$ R: {2 p0 v层次化原理图设计,将核心板原理图repeat两份,后来的这份按照之前画好的执行copy room formats后,可变成排列走线一样(貌似敷铜没有复制成功)。5 U1 C+ P$ F2 r# B
原来的原理图是sheet2,对应的pcb图上的两部分网络和元件名都自动加上了_sheet21和_sheet22。3 ~' ^- \) h- ^1 W+ H* O7 M
然后又把母板的原理图和考进工程来,因为之前的元件名和网络名都自动加上了后缀,所以基本上不可能和现在家的母板有重名(电源网络除外)。
4 [  m6 W5 g# Z) [2 V把母板pcb再拷贝添加进现有的pcb里来,就可以和原理对应上了。
1 O; _( M4 W1 x1 L( p- N: I+ j8 [: B/ [& z9 D
最后遇到的问题我另发帖询问吧,这个算是结贴了。
+ M! R7 ~2 R3 w

最佳答案

查看完整内容

1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号重复,保持网络这两个选项; 2. 普通合并:将原理图都放在同一个项目下,然后要新建一个顶层图,并放置sheet symbol,即使这两个板子上相互独立的,然后按照方法一新建PCB并进行合并; 特别要注意,新建的pcb的环境要跟你已完成的PCB的环境是一样的,比如规则,叠层。 如果层数或者厚度要求不一样,那还是放弃吧。

该用户从未签到

2#
发表于 2015-9-11 14:06 | 只看该作者
1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号重复,保持网络这两个选项;9 n' c6 \  v1 T3 f3 z4 H

- D( g  o$ J* s2. 普通合并:将原理图都放在同一个项目下,然后要新建一个顶层图,并放置sheet symbol,即使这两个板子上相互独立的,然后按照方法一新建PCB并进行合并;
7 R- @' S1 N: }; V0 O0 m7 F
* K2 \2 f+ D& ^特别要注意,新建的pcb的环境要跟你已完成的PCB的环境是一样的,比如规则,叠层。
6 R% [( Z& V3 l. x- |. w
. S8 N0 Y7 o0 ^) n如果层数或者厚度要求不一样,那还是放弃吧。

点评

另画了个简单的工程测试了下。 画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及相应元件,摆放好一个后,可以copy room formats,另外的room就变成了同样的摆放及连线。 但,回到原理图  详情 回复 发表于 2015-9-11 17:35

该用户从未签到

3#
 楼主| 发表于 2015-9-11 14:16 | 只看该作者
最好的办法是两个工程的原理图能对应上,元件编号不冲突,然后把两个PCB复制到一个PCB里,对应两个原理图。

该用户从未签到

4#
 楼主| 发表于 2015-9-11 16:22 | 只看该作者
谢谢回复。
5 n; R  j+ z: ^* N7 V, ?粘贴时允许位号重复,这个选项在哪里找呢?- P2 n& h* z- z) Y% M. b
或者,粘帖的时候,能否元件标号自动重新分配?

点评

特殊粘贴!可以实现位号重复!  详情 回复 发表于 2015-9-12 08:35

该用户从未签到

5#
 楼主| 发表于 2015-9-11 16:40 | 只看该作者
本帖最后由 any_014 于 2015-9-11 16:43 编辑
% Q, P* O- h! f) g7 B& {8 l1 e7 P! ~6 }7 X8 {
试着放置sheet symbol,然后将其对应原来的原理图sheet2,又设置其属性为repeat(sheet2,1,2)# t% h5 P  ?, k7 Z
结果出了两个room,分别为:sheet21和sheet22,但原Pcb上的所有元件都被移除了。3 Y3 P1 n# I+ u
* J3 k9 F- K+ s2 N
- X2 s8 g  b) d: e/ f$ X( c
我是按附件中的说明操作的。
! m+ M1 B: d  Y Altium Designer 中原理图及PCB多通道功能设计 by pkkong.pdf (1.51 MB, 下载次数: 49)
  s! k4 b8 L- V: p3 y$ W0 r  Q+ Y  I2 _
1 b- v% R% I' a1 z6 a* d2 d

该用户从未签到

6#
 楼主| 发表于 2015-9-11 17:35 | 只看该作者
himonika 发表于 2015-9-11 16:015 |" s; r. j& O8 h. r7 y: {
1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号 ...
% \" g9 Q; S  g& K* G
另画了个简单的工程测试了下。
, R" ]/ C$ M6 j: j8 ~画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及相应元件,摆放好一个后,可以copy room formats,另外的room就变成了同样的摆放及连线。
1 L  S4 X0 t3 @2 ]8 g) X8 \% K1 O. T5 q6 ^3 a
但,回到原理图后,改成复用5次,更新PCB后又出了2个ROM及相应元件,但再次copy room formats后,却提示:“the source and destination rooms are members of different channel chasses”% j4 g# @1 O% W9 P: b
. B; W" h2 J8 `! D7 _& ?& c4 z/ V

点评

你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了??添加进去就可以了。  详情 回复 发表于 2015-9-14 17:29

该用户从未签到

7#
发表于 2015-9-12 08:35 | 只看该作者
any_014 发表于 2015-9-11 16:22
% O7 M( ^! m8 M2 u: J% f9 b7 S谢谢回复。
2 ^6 k1 {( _- E/ s; [粘贴时允许位号重复,这个选项在哪里找呢?
; F, I. r$ d& O3 y( F; v- B或者,粘帖的时候,能否元件标号自动重新分配?

' w; G: [+ |4 O% [% v" E特殊粘贴!可以实现位号重复!$ z3 U' e/ G+ J! ^' u

点评

谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗? 今天试了层次化原理图设计,复制成功了,但敷铜没复制过来。  详情 回复 发表于 2015-9-12 11:22

该用户从未签到

8#
 楼主| 发表于 2015-9-12 11:22 | 只看该作者
2723498933 发表于 2015-9-12 08:35
7 X, h/ h; v6 [& f* ]特殊粘贴!可以实现位号重复!
0 x, G) s1 v- M$ x/ [$ b8 L2 {* f2 ~
谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗?
6 v2 B) _% G! h$ E  M# |) X, I' I5 F9 a
今天试了层次化原理图设计,复制成功了,但敷铜没复制过来。
& i$ u/ |/ ]) m9 h! b

点评

很多飞线是无法避免的,除非你把两个原理图的网络都改成没有重复网络名的,这不现实; 一般你在复制之前,可以在各自的PCB检查DRC错,确认无错后在复制。 建议你把复制改为剪切,这样你可以确保是不是所有东西都  详情 回复 发表于 2015-9-14 17:33

该用户从未签到

9#
 楼主| 发表于 2015-9-12 15:07 | 只看该作者
本帖最后由 any_014 于 2015-9-12 15:09 编辑
2 O: M) N. F9 E/ t
  b( U( K7 s$ v& ]请教:sheet2复用了2次,对应的pcb中的电路为sheet21和sheet22,现在想将另一个原理图中的网络9连到sheet21网络里的9,不知道该怎么操作了。请过来人指点。
! a! i' ^  b% u2 p$ y+ ^6 k) ]7 _4 ~0 i10,11,12这样连过去的话,sheet21和sheet22里的相应管脚都会连过去,不是我想要的。
9 V6 Y, g8 ^3 q. V* K
- \! V' Z& N- L" H! V ) S' x9 L6 G6 K1 ^6 _# d" Z

* I2 C. W' Z: b1 v% {+ X另:本来想用总线连接的,直接联系啊[1..100]到另一个sheet里的[1..100],结果ad崩溃了。, l8 I' J, o; ?6 L3 f) o  [* e

该用户从未签到

10#
发表于 2015-9-13 21:22 | 只看该作者
合并不是那么好做的,不过也还是有办法的,三言两语说不清楚。

该用户从未签到

11#
发表于 2015-9-14 17:29 | 只看该作者
any_014 发表于 2015-9-11 17:351 E$ W+ {: e! a* ^
另画了个简单的工程测试了下。
) E7 S8 G3 L9 {, ]" Z7 n画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及 ...
* ?2 @) D8 w0 Z$ F
你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了??添加进去就可以了。
- {& p/ P0 f& d$ {% y/ ?' {1 A

该用户从未签到

12#
发表于 2015-9-14 17:33 | 只看该作者
any_014 发表于 2015-9-12 11:22/ p- s6 I9 [6 Z- H- Z& z
谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗 ...
; O' d# C1 a" P
很多飞线是无法避免的,除非你把两个原理图的网络都改成没有重复网络名的,这不现实;
( t! B! a& ~! A1 S$ h9 l: q# a& G( E
一般你在复制之前,可以在各自的PCB检查DRC错,确认无错后在复制。
+ k1 Z- \, E, B5 F( L# E建议你把复制改为剪切,这样你可以确保是不是所有东西都被你复制了,剪切完源文件不要保存就可以了。3 A4 ?; J9 l/ e" q2 J. N
( u, w0 n* @$ o. G
敷铜没复制过来这个问题,你试试复制的时候,对于重新铺铜的提示选择“否”
  t  }5 ?8 o) P4 Q$ j3 h( Q  M& {
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-30 14:34 , Processed in 0.171875 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表