两个工程，各一个原理图一个PCB，如何将两个PCB和合并到一块？

any_014

其中一个是核心板，一个是母板。原来是分开的，通过排针链接。
现在想一个母板中直接嵌入两个核心板，就是都在一个板子上。
有什么办法呢？头疼。
6 }1 L# x3 t% C- W
---------------------------------------------------------------------------
5 e/ n, E- `/ I  _
% w8 f" t4 E) @3 S0 }总结一下吧。
& D8 N  l$ T2 r7 B+ \/ F1 u层次化原理图设计，将核心板原理图repeat两份，后来的这份按照之前画好的执行copy room formats后，可变成排列走线一样(貌似敷铜没有复制成功)。
原来的原理图是sheet2，对应的pcb图上的两部分网络和元件名都自动加上了_sheet21和_sheet22。
然后又把母板的原理图和考进工程来，因为之前的元件名和网络名都自动加上了后缀，所以基本上不可能和现在家的母板有重名(电源网络除外)。
把母板pcb再拷贝添加进现有的pcb里来，就可以和原理对应上了。
$ G' ]0 J! M: j+ D0 J8 K5 M
* w* G- n4 e: h8 ]' H2 F最后遇到的问题我另发帖询问吧，这个算是结贴了。

himonika

1. 强制合并：新建一个新的PCB，然后把你要拼的PCB复制，并粘贴到这个新的PCB上，粘贴时候记得勾选允许位号重复，保持网络这两个选项；
* z% i9 h& c5 [, x7 q7 \$ T6 W
$ t5 V, \  D$ c; u% d* x' L2. 普通合并：将原理图都放在同一个项目下，然后要新建一个顶层图，并放置sheet symbol，即使这两个板子上相互独立的，然后按照方法一新建PCB并进行合并；
7 a: E" }5 b4 g# r  }  Z: }0 z; ]
特别要注意，新建的pcb的环境要跟你已完成的PCB的环境是一样的，比如规则，叠层。
) P" v7 J0 v. G7 E; C
' ~8 l+ c6 }4 s' s如果层数或者厚度要求不一样，那还是放弃吧。

any_014

最好的办法是两个工程的原理图能对应上，元件编号不冲突，然后把两个PCB复制到一个PCB里，对应两个原理图。

any_014

谢谢回复。
: K9 _1 e6 Z- c# D) d粘贴时允许位号重复，这个选项在哪里找呢？
或者，粘帖的时候，能否元件标号自动重新分配？

any_014

: f! m* x! q  _( h  |试着放置sheet symbol，然后将其对应原来的原理图sheet2，又设置其属性为repeat(sheet2,1,2)
% _& m$ Z" V1 g& A1 M5 a结果出了两个room，分别为：sheet21和sheet22，但原Pcb上的所有元件都被移除了。
/ q7 M' X, p2 f. p
5 A" J# ?3 I( I0 @4 ]; q8 v
7 u: h, m! J5 P) |' a. f我是按附件中的说明操作的。
Altium Designer 中原理图及PCB多通道功能设计 by pkkong.pdf (1.51 MB, 下载次数: 49)

2015-9-11 16:42 上传

点击文件名下载附件
下载积分: 威望 -5

any_014

himonika 发表于 2015-9-11 16:01
1. 强制合并：新建一个新的PCB，然后把你要拼的PCB复制，并粘贴到这个新的PCB上，粘贴时候记得勾选允许位号 ...

1 v% M: J3 Z) y& B* u- a另画了个简单的工程测试了下。
) s! E- k: b4 v$ z3 W5 V7 D; q画了个图，然后改成多通道画法，复用3次。更新到PCB后确实出现了3个ROM及相应元件，摆放好一个后，可以copy room formats，另外的room就变成了同样的摆放及连线。
! p8 M9 r7 a; k1 ?4 K6 e
" N$ f7 ]0 U$ W# [% y0 _, W3 ?- I8 Z2 j但，回到原理图后，改成复用5次，更新PCB后又出了2个ROM及相应元件，但再次copy room formats后，却提示：“the source and destination rooms are members of different channel chasses”

2723498933

any_014 发表于 2015-9-11 16:22
谢谢回复。
" }, a0 l2 F6 E6 v粘贴时允许位号重复，这个选项在哪里找呢？
( k9 z4 g. F0 Y1 ?4 J或者，粘帖的时候，能否元件标号自动重新分配？

6 B+ V  h# Q1 X特殊粘贴！可以实现位号重复！

any_014

2723498933 发表于 2015-9-12 08:35
特殊粘贴！可以实现位号重复！

5 e- s+ e3 [4 ]& w. o! Q谢谢，特殊粘帖的话，可以实现元件号重名，也可以保持原来的网络，但这样两部分电路不是就有很多飞线了吗？

- a5 ~2 f& z) g& h1 y1 ^! l  q3 ]+ u今天试了层次化原理图设计，复制成功了，但敷铜没复制过来。
+ |+ [0 R7 Z# \

any_014

- I% ^. h" i# z
; K$ I2 P5 B6 S. H  X请教：sheet2复用了2次，对应的pcb中的电路为sheet21和sheet22，现在想将另一个原理图中的网络9连到sheet21网络里的9，不知道该怎么操作了。请过来人指点。
! |$ c$ Y; z# D0 w/ k  b2 |7 o7 p10，11，12这样连过去的话，sheet21和sheet22里的相应管脚都会连过去，不是我想要的。
* [: H/ d4 e: i! @1 k( T" X9 V
0 @# @  R3 @, ]2 {

另：本来想用总线连接的，直接联系啊[1..100]到另一个sheet里的[1..100]，结果ad崩溃了。

neon

合并不是那么好做的，不过也还是有办法的，三言两语说不清楚。

himonika

any_014 发表于 2015-9-11 17:35
另画了个简单的工程测试了下。
+ u- f7 X( u3 S) U9 @* J( f9 Q+ }* \画了个图，然后改成多通道画法，复用3次。更新到PCB后确实出现了3个ROM及 ...

你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了？？添加进去就可以了。
# d. I( {% L; }! h" L9 p, Y3 |

himonika

any_014 发表于 2015-9-12 11:22
谢谢，特殊粘帖的话，可以实现元件号重名，也可以保持原来的网络，但这样两部分电路不是就有很多飞线了吗 ...

$ b8 ?2 G( j4 V& O# |, `很多飞线是无法避免的，除非你把两个原理图的网络都改成没有重复网络名的，这不现实；

! h0 ^8 K, ^0 h! u- C$ ^一般你在复制之前，可以在各自的PCB检查DRC错，确认无错后在复制。
4 `& Z# g2 l+ ?建议你把复制改为剪切，这样你可以确保是不是所有东西都被你复制了，剪切完源文件不要保存就可以了。
: Y0 N1 q  R6 P- c' l; m: w$ s+ }
敷铜没复制过来这个问题，你试试复制的时候，对于重新铺铜的提示选择“否”
( o3 ^0 ?1 N, B! r