请问SDRAM时钟线的宽度比数据地址线宽会不会引起阻抗不匹配?谢谢

matice

看到一些设计中的sdram的时钟线比数据和地址线宽，数据地址线控制在50欧姆，
那么时钟线的阻抗就会小于50欧姆，这样对时钟线的信号质量的影响到底是好还是坏呢？
8 i) [" [% i2 V) _$ T
谢谢。

forevercgh

阻抗匹配是对于单个网络来说的。
7 [# t: G5 a  g% |, H0 ~可以参考下特征阻抗的公式，阻抗不仅与线宽相关。
/ M0 I2 c( b0 O8 [. N
如果从趋肤效应来讲，时钟的线宽比较大有利于降低损耗。

matice

原帖由 forevercgh 于 2008-9-24 08:37 发表
阻抗匹配是对于单个网络来说的。
可以参考下特征阻抗的公式，阻抗不仅与线宽相关。
$ Q. I/ k& J) S6 z2 B) v7 W+ I
4 ~4 r/ r# f4 `+ o, r如果从趋肤效应来讲，时钟的线宽比较大有利于降低损耗。

2 G1 u- E: ~5 A2 V
2 X) \; n, l" U; v/ V7 _8 {我的意思是说，数据地址线上50欧姆阻抗是和芯片输入输出阻抗匹配的
时钟线线宽变宽，阻抗降低，是不是会引起时钟线和芯片的输入输出阻抗不匹配。
) @0 a* C1 R+ P( b4 H* I3 H
这个意思很难理解吗？

forevercgh

时钟buffer和数据线buffer是不同的。

sarryfu

原帖由 matice 于 2008-9-24 11:00 发表

. D( {: ^, F- s3 H
我的意思是说，数据地址线上50欧姆阻抗是和芯片输入输出阻抗匹配的
时钟线线宽变宽，阻抗降低，是不是会引起时钟线和芯片的输入输出阻抗不匹配。

这个意思很难理解吗？

  w& M0 [* [: V- C阻抗是个范围，可能是封闭区间，也可能是个半闭区间，跟其余因素也有关系。
3 v6 |" c1 p9 v" B
你说的这种情况没有关系，是对的，你就这样做吧。

liqiangln

传输线阻抗是在频率下的一个范围，时钟通常100M，数据基本就是200M，所以你的物理约束在50欧姆，但是在不同频率下测出来的阻抗是不同的；既然你加宽了时钟线的宽度，其实在反射上问题不大，但是在工程制作上感觉你是不是增加了成本了呢？