PCB edit 中修改及添加Net的方法

qqtolm

环境：
        1、cadence 16.6 x86;
0 U4 ]+ D0 p7 i方法步骤：
7 ]8 Z7 ^6 A- _9 q/ M4 Z        1）1.设置。setup/User preferences editor
2 {( _2 k% j$ A! P: m7 l8 m& ^1 f        将默认的保护开关打开，如下图所示：
        
& w! ~' R4 {9 L' Z- c% }2 [7 t        可以通过搜索功能找到“logid_edit_enabled”
2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
      
     在此窗口当中，可以发现可以对net进行产生，重命名，删除；

8 G2 |+ u& T( G6 {


* L5 n3 I; I+ C

阿斯兰

这样更改完后，原理图会有什么变化吗

chrysalis

阿斯兰 发表于 2015-9-28 17:33
3 R# {' k: b' q这样更改完后，原理图会有什么变化吗

- ^- n& \& A) ?' I; K# T! s对原理图没有影响，但是改变了PCB文件的网表。
: {1 z/ w. u: T. w在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。

qqtolm

我主要用在下面的情况：
( b5 ~( T' b9 D: k8 O( r 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；

当然建议最好不要这么做。

chrysalis

qqtolm 发表于 2015-9-29 08:32
+ }1 J9 |9 c5 y$ \7 s- q我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

# x% E8 ]6 S7 F4 `0 I; D引脚不对应的话，网表怎么导入的？

qqtolm

chrysalis 发表于 2015-9-29 09:15
* W& N5 ^4 h  O- N6 y7 _; ?引脚不对应的话，网表怎么导入的？

! G- O) C/ [; D+ [% b' |/ I5 x方法是原理图中选中PART,打开属性页。
* |! v6 }0 m! S! G4 A. B增加NC名称，将对应的空引脚写入即可。


% `4 M6 z8 ~: C% q我现在的问题是不知道如何将这个NC引脚接地。

chrysalis

qqtolm 发表于 2015-9-29 10:30
4 n) N0 c, d) d方法是原理图中选中PART,打开属性页。
  P( U: n6 m6 _% E增加NC名称，将对应的空引脚写入即可。

- \1 c: L* U- @1 b" |$ o看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect
. F1 }1 @& Y1 q/ n4 h

qqtolm

chrysalis 发表于 2015-9-29 10:58
看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-30 08:43
/ q' Q8 \. z% N% E4 L' u: `NC 属性是可以自己添加的。你可以在帮助中了解一下

我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？
9 o' _& O! I5 s/ C2 R  P9 |

carol8688

學習了

xxelement

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
- w" O0 n* E( b4 G# Q我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
; m7 P8 t) _1 q' q添加了NC的pin和直接连到place no connec ...

不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；

FelixPan

学习了

martin221

学习了。