PCB edit 中修改及添加Net的方法

qqtolm

环境：
        1、cadence 16.6 x86;
' i' j. }: T  L& e方法步骤：
0 @7 l# s: ~+ h  ~$ A, u1 j        1）1.设置。setup/User preferences editor
        将默认的保护开关打开，如下图所示：
        
        可以通过搜索功能找到“logid_edit_enabled”
2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
      
/ ?- X$ L& c0 Z' S( q4 U, v1 z     在此窗口当中，可以发现可以对net进行产生，重命名，删除；




) |/ Z- @7 y8 h0 R" l

阿斯兰

这样更改完后，原理图会有什么变化吗

chrysalis

阿斯兰 发表于 2015-9-28 17:33
这样更改完后，原理图会有什么变化吗

对原理图没有影响，但是改变了PCB文件的网表。
在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。

qqtolm

我主要用在下面的情况：
9 u$ H- s# C3 c) x 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；

当然建议最好不要这么做。

chrysalis

qqtolm 发表于 2015-9-29 08:32
2 \# L2 e' P6 M; L$ W6 L( l9 `我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

! P6 e  ]9 t0 w引脚不对应的话，网表怎么导入的？
! u3 N/ d. V7 m& S" m4 ^, y

qqtolm

chrysalis 发表于 2015-9-29 09:15
引脚不对应的话，网表怎么导入的？

方法是原理图中选中PART,打开属性页。
9 I1 t. g# i! ?8 U+ X7 w6 g5 k增加NC名称，将对应的空引脚写入即可。
. |: {! k. i$ J

9 Y, O5 m! J8 a1 U6 {- r我现在的问题是不知道如何将这个NC引脚接地。
# R  A. w6 X$ I/ X5 }" C5 l2 y

chrysalis

qqtolm 发表于 2015-9-29 10:30
方法是原理图中选中PART,打开属性页。
: m3 v, B% K. y0 D4 P2 [( i增加NC名称，将对应的空引脚写入即可。

看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect
' S- x2 K0 U+ v/ }

qqtolm

chrysalis 发表于 2015-9-29 10:58
看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-30 08:43
) C/ ?' J3 F0 s$ t; t7 }0 PNC 属性是可以自己添加的。你可以在帮助中了解一下

我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
0 p( @6 M6 h& w: L0 e添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？
8 w9 |) F# U' [  P' p! o5 e( ~

carol8688

學習了

xxelement

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
' T, J' g1 c7 g2 L+ t6 d# D添加了NC的pin和直接连到place no connec ...

3 t% ^  X! ^/ ?不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；

FelixPan

学习了

martin221

学习了。