PCB edit 中修改及添加Net的方法

qqtolm

环境：
        1、cadence 16.6 x86;
  j& L: j6 o" a" B8 _3 P' ]方法步骤：
        1）1.设置。setup/User preferences editor
8 W9 z- t; a/ S3 h! h        将默认的保护开关打开，如下图所示：
        
        可以通过搜索功能找到“logid_edit_enabled”
8 h+ m- T$ I7 P* |9 {2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
0 u: K) f( r, a7 h; G- M      
" r! N' k0 z; ]" M- Z     在此窗口当中，可以发现可以对net进行产生，重命名，删除；



" Q& c0 S0 m* ~9 k7 O  |, n' D

阿斯兰

这样更改完后，原理图会有什么变化吗

chrysalis

阿斯兰 发表于 2015-9-28 17:33
0 ]# S, M! n9 q+ [* j这样更改完后，原理图会有什么变化吗

对原理图没有影响，但是改变了PCB文件的网表。
在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。
& G0 V: `+ S" p  d$ _

qqtolm

我主要用在下面的情况：
0 A, f! S, M# Z# O% A/ K: }, Z8 y  r 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；

4 M3 b& t7 U/ H当然建议最好不要这么做。

chrysalis

qqtolm 发表于 2015-9-29 08:32
0 ?, H  X* A( l/ i" M, j% l- }/ `我主要用在下面的情况：
* t$ k2 `; _& `9 ^ 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

引脚不对应的话，网表怎么导入的？
8 A+ M, W% A# Z( I

qqtolm

chrysalis 发表于 2015-9-29 09:15
* K( `9 D8 H: w1 `5 _引脚不对应的话，网表怎么导入的？

; U4 C: `) F5 T; R方法是原理图中选中PART,打开属性页。
: @' p, w- Z% ]) f! f& D增加NC名称，将对应的空引脚写入即可。

" i, M" r$ ]' Z# m3 v
我现在的问题是不知道如何将这个NC引脚接地。
2 J' S# [0 e$ h$ {! N& D7 s
! ?& J, Y, w3 w7 ^8 C& f* @+ N

chrysalis

qqtolm 发表于 2015-9-29 10:30
方法是原理图中选中PART,打开属性页。
/ ?7 @. ]: R6 o- q% b  V# s增加NC名称，将对应的空引脚写入即可。

看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

qqtolm

chrysalis 发表于 2015-9-29 10:58
7 D+ W) e" K0 ~1 s2 @7 N( K9 }. f看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-30 08:43
NC 属性是可以自己添加的。你可以在帮助中了解一下

我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
, s! O4 |! f: d$ w添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？

carol8688

學習了

xxelement

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
$ G0 U! [5 v0 q6 W. p我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
# }4 b& ^  K5 @7 c6 Y1 ]1 c0 d5 Y! C6 `添加了NC的pin和直接连到place no connec ...

! F* o- X  \1 E不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；
1 O9 T6 _5 l! h% d) p; w

FelixPan

学习了

martin221

学习了。