本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 硬件设计讨论 › DDR2/3设计疑问
返回列表 发新帖
查看: 1173|回复: 11
打印 上一主题 下一主题

DDR2/3设计疑问

[复制链接]
None_feiyu

该用户从未签到
跳转到指定楼层
1#
发表于 2015-10-13 11:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
最近在学习DDR2/3的设计，遇到了些疑问，还希望热心的网友帮忙回答：
" F. }& F& i' K4 ^1 @1、fly_by拓扑结构中，地址时钟命令等走线需要上拉端接电阻改善信号完整性" s3 B. [& L. a; l
     疑问是：地址命令等端接电阻上拉到VTT=0.75V，然后时钟CLK通过电阻电容耦合到VCC_1V5？
) N3 j$ k5 m8 S8 @                   为什么这两种端接上拉电压会不一样？* V: _9 D% C/ n7 E8 i- H( @5 X. f0 }
2 f' ~1 X0 g1 p$ j/ ?% I$ A- w9 V
2、假设在实际应用中我只有一个DDR2/3，那么意味着是不是可以可以直接点到点的拓扑就好，不需要端接上拉电阻了？/ _5 Y& y6 ^% y: T! z! o4 x/ B

! O! h9 u! P% k( O. a) ^+ }/ S: O以上。
8 V/ I/ J0 N% K
# Q! R: {0 S! E/ m, i

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
菩提老树

该用户从未签到
2#
发表于 2015-10-13 12:44 | 只看该作者
是否需要端接要看你的具体设计，如果是点对点的，很多时候是不需要端接的。对于上拉到0.75V，这个问题主要是由于你的总线和芯片设计的原因。

点评

None_feiyu
谢谢菩提老树。也就是可以理解为假设具体设计为ARM+DDR2（单颗），那么对于地址命令等在设计时采用点对点拓扑就好，可以这样吗？如果不可以需要从芯片手册中确认哪些信息才可以这样做呢？  详情 回复 发表于 2015-10-13 13:04

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

None_feiyu

该用户从未签到
3#
 楼主| 发表于 2015-10-13 13:04 | 只看该作者
菩提老树 发表于 2015-10-13 12:44& l7 F- T, b4 @9 O  g2 h6 L) ]
是否需要端接要看你的具体设计，如果是点对点的，很多时候是不需要端接的。对于上拉到0.75V，这个问题主要 ...

" ^& X% ?  A, W谢谢菩提老树。也就是可以理解为假设具体设计为ARM+DDR2（单颗），那么对于地址命令等在设计时采用点对点拓扑就好，可以这样吗？如果不可以需要从芯片手册中确认哪些信息才可以这样做呢？
/ C  g0 x& [8 C9 U; y8 Q
1 T* @% E; _. a, g1 ]+ v% ]8 Z# n

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

菩提老树

该用户从未签到
4#
发表于 2015-10-13 13:16 | 只看该作者
可以。但是要看看是否满足你的信号完整性，比如电气特性、时序。

点评

None_feiyu
谢谢。 我觉得还是要学会仿真才行，只有得到量化的数据了就不会担心这个担心那个了。  详情 回复 发表于 2015-10-13 15:19

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

阿斯兰

该用户从未签到
5#
发表于 2015-10-13 13:42 | 只看该作者
本帖最后由 阿斯兰 于 2015-10-13 13:43 编辑
# |% I( v1 {' u, P1 G5 @
2 ?5 s+ F5 t( U% Z, F8 `这种情况得看你的DDR手册和给的参考设计，不同厂家的DDR会有不同要求，总体原理是一样的
- F7 N& u& _* v( I/ r+ s上拉电压不一样，看下端口的定义，会有解释的1 W7 K8 B; N( {& M: K2 J3 D: ]$ B
单个器件也是需要上拉的% o! [* m$ W: C3 }  P$ x
2 U, K8 L5 u  y8 v

点评

None_feiyu
谢谢 阿斯兰。好的，我去看看有没有类似的I/O端口等效电路，看看是否能够找到合理的解释。谢谢！  详情 回复 发表于 2015-10-13 15:18

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

flywinder
  • TA的每日心情
    衰
    2019-11-20 15:36

    • 签到天数: 1 天

    [LV.1]初来乍到
    6#
    发表于 2015-10-13 14:36 | 只看该作者
    按照参考设计来做不会有问题

    点评

    None_feiyu
    谢谢flywinder。 目前手头上面没有参考设计，如果有，也不会想这么些问题了。  详情 回复 发表于 2015-10-13 15:16

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    None_feiyu

    该用户从未签到
    7#
     楼主| 发表于 2015-10-13 15:16 | 只看该作者
    flywinder 发表于 2015-10-13 14:36
    ) ~2 s- q" R0 J8 Q; [3 N按照参考设计来做不会有问题
    3 Z& \; j7 W" E
    谢谢flywinder。5 W5 H% ]1 s6 ^3 t# v0 ?$ Q% u
    目前手头上面没有参考设计，如果有，也不会想这么些问题了。/ X' E  ]- |/ V' ]# m, o

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    None_feiyu

    该用户从未签到
    8#
     楼主| 发表于 2015-10-13 15:18 | 只看该作者
    阿斯兰 发表于 2015-10-13 13:42
    . @3 I" f- x1 C4 {. h这种情况得看你的DDR手册和给的参考设计，不同厂家的DDR会有不同要求，总体原理是一样的+ X4 c3 f' g# z& [
    上拉电压不一样， ...

    7 q9 i3 b5 B1 O' r- `  e' u' X$ @谢谢 阿斯兰。好的，我去看看有没有类似的I/O端口等效电路，看看是否能够找到合理的解释。谢谢！6 Z% }+ I( g7 c/ M4 z

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    None_feiyu

    该用户从未签到
    9#
     楼主| 发表于 2015-10-13 15:19 | 只看该作者
    菩提老树 发表于 2015-10-13 13:16$ C/ E2 O# {8 n- ^
    可以。但是要看看是否满足你的信号完整性，比如电气特性、时序。
    0 J/ Q7 F% [1 Z8 s4 T2 g$ t( t5 b
    谢谢。
    0 H2 L. t; ~# o( J3 s# L我觉得还是要学会仿真才行，只有得到量化的数据了就不会担心这个担心那个了。0 s, ^/ E! N* Z; Y$ R$ y/ g. A; U( r

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    wangshilei

    该用户从未签到
    10#
    发表于 2015-10-13 16:54 | 只看该作者
    我做的有端接电阻的全是在DDR2 上，  在DDR3上一般无排组。  启用ODT功能

    点评

    deutgao
    也就是地址/控制/命令信号会加末端匹配。数据的使用ODT  详情 回复 发表于 2015-10-18 23:29
    None_feiyu
    谢谢 wangshilei。 问一下你的DDR2的是采用星型拓扑吗？通常一般是有几个DDR2。  详情 回复 发表于 2015-10-14 13:59

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    None_feiyu

    该用户从未签到
    11#
     楼主| 发表于 2015-10-14 13:59 | 只看该作者
    wangshilei 发表于 2015-10-13 16:54( w7 B" h6 E- X( B
    我做的有端接电阻的全是在DDR2 上，  在DDR3上一般无排组。  启用ODT功能

    9 M4 V5 K, u7 i+ S谢谢 wangshilei。
    ' O0 @; o7 B% a% X2 ~问一下你的DDR2的是采用星型拓扑吗？通常一般是有几个DDR2。
    ' ~0 W+ |' W# X7 s
    1 V) X3 v2 A! k( t- u5 v1 j' k

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    deutgao

    该用户从未签到
    12#
    发表于 2015-10-18 23:29 | 只看该作者
    wangshilei 发表于 2015-10-13 16:544 S4 E* T  r0 t0 p) q
    我做的有端接电阻的全是在DDR2 上，  在DDR3上一般无排组。  启用ODT功能
    & U& z. }" K8 J1 p6 [' \
    也就是地址/控制/命令信号会加末端匹配。数据的使用ODT
    7 _' a: v5 ?: L* a5 _7 @0 a$ I6 ~

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-10 08:30 , Processed in 0.171875 second(s), 31 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表