找回密码
 注册
关于网站域名变更的通知
查看: 671|回复: 6
打印 上一主题 下一主题

如图所示滤波电容。

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-11-9 09:29 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
一般芯片推荐滤波电容都是1UF1NF级别的并在芯片电源端口,如我画的这个图,四层板,电源端口在芯片边缘,芯片在顶层,滤波电容在地层,最后芯片中间肯定我要画一大块地的,请问像我这样可以么?还有这种情况最好的处理办法是什么?我也看过JIMMY的书,但是那种电容滤波都是最理想的情况下。很多板基本都不能达到多打孔。1 f/ c3 F  B' f0 J6 O& d; V
还有就是假如电容命名为1,2,然后1,2是并联的,我是把1的电源端打一个过孔到电源层,然后在2的电源端打一个到电源层,然后还是1连到2然后在过孔练到芯片?( A8 l0 m2 [9 |  ?5 \

QQ图片20151109092422.png (10.82 KB, 下载次数: 3)

QQ图片20151109092422.png

1.png (21.12 KB, 下载次数: 2)

1.png

该用户从未签到

2#
 楼主| 发表于 2015-11-9 09:31 | 只看该作者
还有个问题四层板,3层为POWER ,晶振下面的POWER那里不需要隔离出来吧,就是一整个电源层。

点评

不用  详情 回复 发表于 2015-11-9 14:36
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2015-11-9 14:36 | 只看该作者
    杨悦兮 发表于 2015-11-9 09:31
      @- _6 f: F, k& e还有个问题四层板,3层为POWER ,晶振下面的POWER那里不需要隔离出来吧,就是一整个电源层。
      {. P4 `" Y( p3 Y& O
    不用. c1 w2 t% q1 Q& Z: Z3 T, P  Y

    该用户从未签到

    5#
    发表于 2015-11-9 16:06 | 只看该作者
    1 从芯片出来的电源线与封装的焊盘同宽,尽量短的打孔到第三层。然后从孔走20mil以上的线宽(BOTTOM层)尽量短到滤波电容。1 l0 t9 T  d+ z/ i$ v
    2 晶体下面的不需要隔离。
    * k7 _! n# y8 ]- `# d- U  {! w3 你的泪滴太丑了。把那个CURVED点上。

    点评

    谢谢  详情 回复 发表于 2015-11-10 07:29

    该用户从未签到

    6#
     楼主| 发表于 2015-11-10 07:29 | 只看该作者
    fallen 发表于 2015-11-9 16:06# V5 J% ]- N" Z5 n$ Q: k
    1 从芯片出来的电源线与封装的焊盘同宽,尽量短的打孔到第三层。然后从孔走20mil以上的线宽(BOTTOM层)尽 ...
    , b# ]& w2 c; C# J9 x8 L: `
    谢谢
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-6 07:36 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表