|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 longsoncd 于 2015-11-13 16:25 编辑
; z& j# P: S' ~1 {+ ]4 d
% X6 i4 Q* }( G$ j# u L以前一致想把怎么优化电源这块好好的写一些，也关注过一些前辈写的，
' ^5 d3 i C* R3 z但是一直都没有找到我想要的，我这个人比较直接，写东西习惯文字加实图，下面不妨我们来一起把DCDC电源的硬件设计优化拿出来探讨一下。0 u5 e+ F1 P# }, f
G: l, T0 B- G e
9 @7 l4 j5 G$ @, {8 m
前言：任何电子类的产品都离不开电源，随之技术的发展，电源芯片的研发和生产工艺越来越好，体积越来越小型化。
8 M1 z5 t2 d8 M. A8 X随之应用也越来越广，所以很多项目上，都把DCDC小型化的集成在了一张板卡上了，那么随之问题也就会有所凸显，主要集中在如下几个点：
) e, z" ?6 w( Z0 g1）怎么拟制DCDC电源噪声：主要指DCDCD 的开关噪声以及由此引起其他板载模组的失效
% e; U0 ]) e& A4 i9 l2）DCDC电源效率与功耗的平衡：主要指通常DCDC能够有80%~90%左右的效率，那么负载的功耗要求成为设计必须关注的要点6 ?# i" B/ a' i5 i. `
3）可生产性问题的凸出怎么改善：主要指焊接不良，导致芯片不工作，或者寿命锐减 ，特殊环境下失效等
: v" [ ?' w' S, x! ]7 a1 p4）成本cost down和可靠性的选择' `3 h. O, E# o+ R5 C
今天我以Linear公司的一款不错的DCDC电源芯片为载体，来说说我对上述问题的解决办法：
) A! q& H9 R8 q, Z* M) j凌力尔特的LTC3545EUD-1：
}+ x% ~) t+ Y2 _0 [1 c
LTC35_datasheet.pdf
(292.5 KB, 下载次数: 42)
4 I# t1 t4 t; G" [; M1 m, s
■ Three 800mA Outputs
" d- ^3 ]; Z" o+ T! n5 L$ ^. x■ High Effi ciency: Up to 95%
* O. H* X8 Y0 Q$ _. c; o: q; j■ 2.25V to 5.5V Input Voltage Range
( F( R# u( p' p0 P. U v! U■ Low Ripple (<20mVP-P) Burst Mode® Operation
6 K7 V" Q, m' O/ BIQ: 58μA8 s& k$ A- [ ~+ d; m, X I) M- G
■ 2.25MHz Constant Frequency Operation or
. O2 X! n* Z1 j5 l& h1 _■ Synchronizable to External 1MHz to 3MHz Clock
$ w$ U6 F# m- @■ Power Good Indicators Ease Supply Sequencing
6 u2 ?: b$ g2 ~2 ~* A+ L■ 0.6V Reference Allows Low Output Voltages' g7 q) v* B9 s
■ Current Mode Operation/Excellent Transient Response
- g" c7 {4 y2 W( K4 m" F■ Low Profi le 16-Lead 3mm × 3mm QFN Package
+ E; [0 F( |( n& d( U' m芯片应用示例：. {; I8 ]. m" ~* M$ I$ U
* ^: l3 G; z9 s# B+ b
1=>原理设计上说：为了得到更好的电源质量和使得电源芯片可靠的工作原则有几个：
$ D9 K, Q( M u& O1）大小电容并行放，一个都不能少，且选择耐压值降额20%使用，ESR值越小越好，
. c" z& Z" d' B7 ], x7 B[size=14.44444465637207px]电容关注：容量，耐压，温度范围，元件封装形式与尺寸 [size=14.44444465637207px]纹波电流、纹波电压 ! q7 q/ h4 h3 x. x# X/ Q
[size=14.44444465637207px]漏电流、ESR、散逸因数、阻抗/频率特性 [size=14.44444465637207px]电容寿命 [size=14.44444465637207px]实际需要、性能和成本等综合考量
& C6 J8 Z9 S$ F* F2）选用电感：[size=14.44444465637207px]应选用铁氧体磁芯电感器，电流要大且降额使用， 工作频率范围考虑电源芯片开关频率，直流电阻要小
3 V0 t! N8 j3 q; G* S! p- s4 h3 Q[size=14.44444465637207px]电感选型比较讲究，那我们就来讲究一番拉：
/ P! [: u' L1 @7 S5 q' D[size=14.44444465637207px]考虑的条件是线路工作在合适的频率范围、合适的开关频率减少MOS开关次数，减少mos发热量、避免与同PCB线路同频干扰；选择合适的电感内阻，内阻是电感发热的主要因数，从而提高线路效率；选择合适的电流值，有时体积和成本是制约主要因数，但是还是要大于峰值电流的2倍(通常在65%)，就算在板级空间十分珍贵的情况下也要保证30%预留空间余量，这样可以有效的减小内阻，减小发热量；质量不好、绕制松散电感器件也会有噪声；未屏蔽的电感在金属外壳安装时会发生线路震荡频率改变，从而产生噪声，这时需要将电感屏蔽
# T& H" N% ^6 x/ m* I P* l3）选用电阻：一般都用1%精度的，切莫节约成本，尤其是反馈回路上的电阻，且负载通路上的电阻切记考虑功耗，也同样降额20%使用& J3 O) ^, E7 J5 l- `/ l* q5 |
4）磁珠的使用：通常应用于电源芯片的源级输入，此举措主要拟制第一电源外引入的干扰0 j7 y7 P! Z: J3 Q" s
5）如果是工业用途，建议增加1：在电源输入源和芯片间加瞬态抑制二极管，可串接可恢复限额保险丝等/ T) d6 W. E# s+ B8 Z) L8 V
下面就贴图说明，当然此图还有优化的空间，比如输入级的尖峰电流的抑制，功耗的限制等
! w% w9 {" ?7 L& t
5 Z4 ^8 G( G' K& w$ N" _6 F$ l2=>PCB实现设计上说：
5 G: W+ X; n) ]有以下几个要点需要保证：
' ]: h+ H5 O* K L1）封装的正确性，可生产性，参考芯片手册的尺寸：& Q1 R2 ? g& c9 x3 _$ q0 v
' A. S1 @8 b8 H+ y& x
》建议此封装的16个引脚的外延长度增加0.2~0.5mm；2 L& N/ K8 z# y h3 L4 a& P1 z3 \
》建议引脚的宽度按照规格书的0.25+0.05mm
! _% h2 W- ^+ `% V, C9 N》建议芯片中心的Tpad按照1.65-0.05mm6 M, ^4 r/ Q) u3 ?* a3 h# @5 \
》引脚中心间距严格执行0.5mm8 n! h2 W Z. ?% Y7 d+ [+ |
》其他的没什么可所的外框尺寸一致就可以了
4 G4 v b! l0 {( g封装示意：
4 ~9 I* ?& u/ w- K- `) S& K; i2 X
3 R3 y E. E% }8 T! x1 _
2）重点来了，电源设计得好不好，原理完善了，那就必须在PCB设计上下功夫了- \, j5 t1 s* B6 x
A）首先就是布局：- m7 h5 A! Y' M
芯片推荐布局：' ^9 c$ X) n8 Z/ @0 k1 ~, G
5 Y6 `/ m- e( T; D+ S 原则是：1）源头和输入严格进出分开，不交叉，不形成回流环8 J) }9 u4 B8 _. E# Y- [
2）最小电流环路原则
8 o' p" `* u1 Y$ T0 k. P 3）最短走线，最宽走线，最少过孔，最大地平面原则; y7 r t! {2 Q' K% u
4）电容放置：电源进芯片端和输出端都是先大电容并小电容再到芯片输入引脚/输出引脚即是“电容大小并”
8 R# M# z ~) K 5）源头进来磁珠当头: R n* K& S6 ?8 w1 ?9 V' z3 h
6）电感离芯片引脚最近原则
) O2 o" m t2 |8 W M' R' L. Y" B8 r; V 7）GND越完整越好，电容到GND最近原则，可考虑在PAD上打过孔到GND
9 l% ` t8 n* K! P+ y7 ^2 ? 8）芯片特殊要求：
) T9 {. D! f/ e7 Y7 g) R 反馈点从最远端返回；# J3 Q7 m4 ?; z! v
C1-C5电容最近原则；
3 S* D; @2 _ K 远离电磁转化元件，防止任何变压器耦合- Q/ z# w1 T8 i5 w
官方layout 应用说明：
/ M; ~. s9 i% D L1. The power traces consisting of the PGND trace, the SW
: R4 u8 S0 L. y! h+ q3 Y# Dtrace, the PVIN trace, the VIN and GNDA traces, should
0 T3 }* A- i( a, l: Z! ?be kept short direct and wide.$ |* l" H( h9 c a% S
2. Does each of the VFBx pins connect directly to the# h6 B* I& ~0 D5 Y/ q$ E5 g9 O3 ?# B3 S
respective feedback resistors? The resistive dividers; s% W3 U! i2 F' U$ o
must be connected between the (+) plate of the corresponding output fi lter capacitor (e.g. C2) and GNDA.( q; O; w( ?% S! c" ~6 \
If the circuit being powered is at such a distance from
: _) q4 V: k& v* c7 E5 |1 ]8 s' zthe part where voltage drops along circuit traces are2 k3 t! }9 P0 h3 }* Y+ j' A* h \3 \
large, consider a Kelvin connection from the powered
- X! I* X _3 u* ?8 k9 z7 Ccircuit back to the resistive dividers.
" x6 R" C3 N* o; r3. Keep C1 and C5 as close to the part as possible.
8 J" m3 U+ ~( B' [; u- s3 Q3 h4. Keep the switching nodes (SWx) away from the sensitive VFBx nodes.7 p$ M9 U7 r4 g$ R
5. Keep the ground connected plates of the input and4 Y- u2 }! b( t2 M' y2 l% L F) Q: g
output capacitors as close as possible.
9 p2 L1 M5 e. L" A% s) T6. Care should be taken to provide enough space between
* f3 R: i+ v' o% l" Tunshielded inductors in order to minimize any transformer coupling. B `" ^ {4 u2 S
$ q. ^1 c# n0 n8 LB)实际布局实例; r F! L5 b- X9 o3 J3 F
0 \5 X, i6 F8 R6 ?
3 J' c( a3 Q5 t) C" u+ J7 V& v" D6 n& J' l9 b* C1 d
6 z# J: h! b, h% T) \% `差不多就这些了，当然上述例子并非最优设计，只是引以行文，大家选择性参考
4 w: }2 g! Y# }, y6 T6 n8 [6 LC)电源芯片引脚及以内区域设置灌铜禁止区，防止短路，Tpad过孔大小均匀，防止焊接不良2 {2 x r3 }/ m2 h
最终的layout：. A: W+ T D" w3 O" }
7 h/ T, \2 ]; c: O! F* Y
- j- J0 w' X. q+ k* h6 i+ w9 R, I( O! a$ N S
- W; p& r% R0 X0 U4 F- E# m; y专注.诚信.分享.合作.发展
$ D/ E6 f: X3 e9 ^---------------------------
O2 e+ G1 n$ W" e& u& U" d3 H( {fyi/ B2 c ]) M, D- b
best wishes！
4 i, H: H+ O4 o. ~6 N1157323783 q0 c) g( t$ g! n: k: X
longsoncd@sina.cn D! ^9 A( U# B# R6 m2 m4 y
Longson CD
8 ^# N. T+ _* q2 K( J& c0 z6 b---------------------------. d" E: _9 G X, t4 q
: v) \7 H% ?9 }
4 h J# y: `4 Y$ p F& k
|
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2015-11-13 16:18
收藏
淘帖
支持！
反对！
楼主