|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 longsoncd 于 2015-11-13 16:25 编辑
0 w& V- m5 D9 M- n. U* W! e$ Q
8 m! Z8 ~& s: K- \以前一致想把怎么优化电源这块好好的写一些，也关注过一些前辈写的，5 F* _ r' W- h) a# G+ D
但是一直都没有找到我想要的，我这个人比较直接，写东西习惯文字加实图，下面不妨我们来一起把DCDC电源的硬件设计优化拿出来探讨一下。
2 I6 p" f) Z) B* W
2 L- F/ ~- v- m7 z: Q, L; w$ @6 w+ B1 b) D
前言：任何电子类的产品都离不开电源，随之技术的发展，电源芯片的研发和生产工艺越来越好，体积越来越小型化。* n7 S0 B9 B r* Q( S8 ^! p. E+ ]' }
随之应用也越来越广，所以很多项目上，都把DCDC小型化的集成在了一张板卡上了，那么随之问题也就会有所凸显，主要集中在如下几个点：
Y' w3 F: i9 k' r* f6 W4 `1）怎么拟制DCDC电源噪声：主要指DCDCD 的开关噪声以及由此引起其他板载模组的失效
! c6 f1 Q+ o. b; u+ R2）DCDC电源效率与功耗的平衡：主要指通常DCDC能够有80%~90%左右的效率，那么负载的功耗要求成为设计必须关注的要点
+ F. V! h$ g5 @6 e. |3）可生产性问题的凸出怎么改善：主要指焊接不良，导致芯片不工作，或者寿命锐减 ，特殊环境下失效等5 ]; C6 |5 I5 g' B$ ]6 u* o
4）成本cost down和可靠性的选择9 O* B" p- m6 j! G1 w/ c
今天我以Linear公司的一款不错的DCDC电源芯片为载体，来说说我对上述问题的解决办法：
: l. X( b4 v* F5 x凌力尔特的LTC3545EUD-1：& [, Q# K$ t: ~' o- S9 B1 d# y
LTC35_datasheet.pdf
(292.5 KB, 下载次数: 42)
" L8 e" G8 n$ c
■ Three 800mA Outputs3 G& f$ x# M* S9 m/ d/ u0 [5 z
■ High Effi ciency: Up to 95%. Q0 r! G5 {3 n, ]7 k) {% R' a
■ 2.25V to 5.5V Input Voltage Range
. y- t( d. J: ?; y% i+ s: c■ Low Ripple (<20mVP-P) Burst Mode® Operation
* Q3 j) `( a0 U0 K+ {8 j" JIQ: 58μA
" e- @+ u2 W. x1 ~- M- [! s■ 2.25MHz Constant Frequency Operation or
0 f( }$ z1 Z5 v( _■ Synchronizable to External 1MHz to 3MHz Clock! \ `, X, ?1 M) X! `0 O
■ Power Good Indicators Ease Supply Sequencing- q/ v0 u1 b, [, h$ M6 B* n8 O
■ 0.6V Reference Allows Low Output Voltages
) u# J, w: R* Z4 L# h, \■ Current Mode Operation/Excellent Transient Response
6 w- Z. c4 n/ b6 x2 N+ X1 q- }■ Low Profi le 16-Lead 3mm × 3mm QFN Package
8 W3 m5 I' p! j8 ?. z芯片应用示例：% c, C- o8 t3 V+ t+ a' b' _
1 ] [! F: ~0 k) [+ Q3 `/ Z3 z
1=>原理设计上说：为了得到更好的电源质量和使得电源芯片可靠的工作原则有几个：/ C2 Q6 t: f; Z1 A( e
1）大小电容并行放，一个都不能少，且选择耐压值降额20%使用，ESR值越小越好，' B8 i2 t9 B( c
[size=14.44444465637207px]电容关注：容量，耐压，温度范围，元件封装形式与尺寸 [size=14.44444465637207px]纹波电流、纹波电压 . \& e" j; O2 I H0 @9 p
[size=14.44444465637207px]漏电流、ESR、散逸因数、阻抗/频率特性 [size=14.44444465637207px]电容寿命 [size=14.44444465637207px]实际需要、性能和成本等综合考量
% o* a2 ]- \6 a, L( a2）选用电感：[size=14.44444465637207px]应选用铁氧体磁芯电感器，电流要大且降额使用， 工作频率范围考虑电源芯片开关频率，直流电阻要小* F {( n c6 m
[size=14.44444465637207px]电感选型比较讲究，那我们就来讲究一番拉：' J' O2 {$ I! }0 n6 O
[size=14.44444465637207px]考虑的条件是线路工作在合适的频率范围、合适的开关频率减少MOS开关次数，减少mos发热量、避免与同PCB线路同频干扰；选择合适的电感内阻，内阻是电感发热的主要因数，从而提高线路效率；选择合适的电流值，有时体积和成本是制约主要因数，但是还是要大于峰值电流的2倍(通常在65%)，就算在板级空间十分珍贵的情况下也要保证30%预留空间余量，这样可以有效的减小内阻，减小发热量；质量不好、绕制松散电感器件也会有噪声；未屏蔽的电感在金属外壳安装时会发生线路震荡频率改变，从而产生噪声，这时需要将电感屏蔽9 e n8 Y" f9 O2 v. c- I$ v& k. } Y
3）选用电阻：一般都用1%精度的，切莫节约成本，尤其是反馈回路上的电阻，且负载通路上的电阻切记考虑功耗，也同样降额20%使用
8 Y; e# g4 |" }1 ?/ I4）磁珠的使用：通常应用于电源芯片的源级输入，此举措主要拟制第一电源外引入的干扰$ l5 ?& p; U) \2 q- }. i3 n( j0 |
5）如果是工业用途，建议增加1：在电源输入源和芯片间加瞬态抑制二极管，可串接可恢复限额保险丝等
/ j2 d8 `5 X* L3 C. C下面就贴图说明，当然此图还有优化的空间，比如输入级的尖峰电流的抑制，功耗的限制等
- F$ s5 [& n! M" ?! s
+ X" m1 X; L# D, Q J" c, a: O2=>PCB实现设计上说：) e; j: ~- z2 ` @
有以下几个要点需要保证：) v* p; l7 d2 [' |0 r t. m& d
1）封装的正确性，可生产性，参考芯片手册的尺寸：
8 L) e+ q. z/ K$ S, A
' @0 o3 b. w8 u0 Y# o6 @
》建议此封装的16个引脚的外延长度增加0.2~0.5mm；
2 g" p0 o) |3 o. \- n》建议引脚的宽度按照规格书的0.25+0.05mm. _$ D9 r) B( L$ P
》建议芯片中心的Tpad按照1.65-0.05mm
' x" n, j) e, Q- s$ e》引脚中心间距严格执行0.5mm
/ ~6 Y) e1 r" s) ^》其他的没什么可所的外框尺寸一致就可以了
0 i5 x1 X5 M3 M封装示意：$ g0 B+ n1 Y% B' {! ?! t2 Q) J
) K& d W! P& T2 Y5 m7 P* {) ?# ~
2）重点来了，电源设计得好不好，原理完善了，那就必须在PCB设计上下功夫了+ d6 j$ I9 X1 \' i3 X
A）首先就是布局：* I$ @, |6 ?5 a: {9 f# f1 S
芯片推荐布局：
. P: A- o" S6 P
/ t# q& b& M* u2 V
原则是：1）源头和输入严格进出分开，不交叉，不形成回流环
3 r4 O2 q. k( I- r4 h5 N/ F 2）最小电流环路原则
3 S: F( ~, f$ z4 ~& V# |1 K7 C0 t 3）最短走线，最宽走线，最少过孔，最大地平面原则
' t4 F0 L5 S9 c, ^ 4）电容放置：电源进芯片端和输出端都是先大电容并小电容再到芯片输入引脚/输出引脚即是“电容大小并”' A) `8 j+ a1 L3 M9 w( M
5）源头进来磁珠当头
: E! H. P6 \; `8 m! F4 M! w8 z- k 6）电感离芯片引脚最近原则
# [1 Y9 h. _% F 7）GND越完整越好，电容到GND最近原则，可考虑在PAD上打过孔到GND
5 T- t' S2 o3 T* a( Y 8）芯片特殊要求：+ P# d; x9 D2 ]; j/ r; D+ M
反馈点从最远端返回；
. L d/ l$ t. B9 l% W+ o$ s C1-C5电容最近原则；
+ A& i( g$ l& L. z 远离电磁转化元件，防止任何变压器耦合
. b' N# F# {6 O官方layout 应用说明：
. S8 ?; `3 M0 t# l1. The power traces consisting of the PGND trace, the SW- h5 m7 O/ _) j; ]8 [
trace, the PVIN trace, the VIN and GNDA traces, should
4 ?6 J7 r* x* ?+ K6 N: M8 ?. G! Dbe kept short direct and wide.
- l' k4 A+ G) S6 o6 n2. Does each of the VFBx pins connect directly to the
: b) K" B x& Z/ f# frespective feedback resistors? The resistive dividers
2 @% a) G5 j. X+ p8 B7 n- d6 Nmust be connected between the (+) plate of the corresponding output fi lter capacitor (e.g. C2) and GNDA.& t y# {- D0 H+ B" t1 }$ E5 r
If the circuit being powered is at such a distance from- H! ^0 p! s! l5 O% E% P* A6 ]
the part where voltage drops along circuit traces are
! y, o1 j9 d$ |: H( T/ _- r/ h7 Jlarge, consider a Kelvin connection from the powered
% [- q) c5 g+ f: U2 d/ ?circuit back to the resistive dividers., Q! `* \0 B) s9 e/ A2 v5 U
3. Keep C1 and C5 as close to the part as possible.
5 l- {* i) U' D4 w6 r: L& ~4. Keep the switching nodes (SWx) away from the sensitive VFBx nodes.
' W* b& `" w, F8 A) V, h5. Keep the ground connected plates of the input and; R% ?4 I9 L9 G7 G$ M: P& h
output capacitors as close as possible.+ M# g C! n5 n- q9 |) `
6. Care should be taken to provide enough space between0 g/ {4 Q0 Y8 W% }* y3 q3 B
unshielded inductors in order to minimize any transformer coupling0 x/ v' x( Q- {- {
( u/ {& q1 x& W
B)实际布局实例
* x6 H; d/ u$ g- }! F; e' J5 w& _
: p( `, d# L6 f& U U6 H: ?
- p) H/ j$ M- e) [3 ]% y& R( {
5 v& S( _' ^( o0 e2 L: i. B& M) }# D2 M, `- F/ m' k
差不多就这些了，当然上述例子并非最优设计，只是引以行文，大家选择性参考
) a' y! p) S9 e& o8 I3 y6 jC)电源芯片引脚及以内区域设置灌铜禁止区，防止短路，Tpad过孔大小均匀，防止焊接不良
) A6 C& r/ g% k; L! G最终的layout：, Q! ^$ N( M& a5 U) y$ X- L
) G$ V5 ` B5 V3 i3 }
; k! s) w/ M' E8 A$ Z; g" z8 C$ M) I4 R m4 V
( U8 v# y# l) r: N0 Q
专注.诚信.分享.合作.发展; n C% g% c3 C# K
---------------------------8 K8 G' p9 [# A/ |
fyi
3 s% ~& n) ]2 y" q8 L* y tbest wishes！
; U; }1 b. n; l1157323783
0 N! u# ~# _2 Q# ]' w2 Vlongsoncd@sina.cn
% @4 X9 J+ ~( l& DLongson CD
+ I8 h( V( u0 L1 D---------------------------" O; _% z* ?! [' `9 P
1 v2 W$ i" ~1 P6 T8 {2 K1 a$ J
h- ]0 R" H. |* T2 }+ q |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2015-11-13 16:18
收藏
淘帖
支持！
反对！
楼主