AD封装设计中勾了keepout

dzyhym@126.com

客户在ad中将一个器件的fill设置了keepout(封装中设置），生产那边怎么也转换不出来。
不明白为什么这样设计封装，通常keepout是禁止布线用，如需要转换出来不能勾上keepout
: `2 `8 K. P; {% P# U, b# w
' Q: d6 h3 J; C- e$ A

钮兆萍

这个会后期生产不出来？？

5718366

! _5 `* j: J$ ]* S8 w2 Y元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念

dzyhym@126.com

钮兆萍 发表于 2015-11-17 10:13
3 l3 e' s, H7 b! w! B这个会后期生产不出来？？

" m0 H# X  ~6 [' @3 r线路文件铜都没有出来 生产肯定出不来了

dzyhym@126.com

5718366 发表于 2015-11-17 13:40
' b2 Q& B' x7 `/ W1 U元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念

看来pcb设计软件互导 安全隐患很大呀
3 ?2 f4 D# A: ^, N! b, j

denniszeng

EDA文件相互之间转换肯定要做CHECK，不可能完全做到全兼容

悇泺

  }1 }9 M7 u) _" y! E$ U: b2 X4 d7 ?有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置
/ |+ y8 t- l. G1 K/ a

dzyhym@126.com

悇泺 发表于 2015-11-28 17:03
2 x0 I0 L: [6 }% k2 c有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置

5 y. w- p% G! P) t那它要输出到光绘怎么解决？勾了就输出不了，不勾又影响禁止，矛盾呀。
$ a3 r) r+ b* A: ?* n5 ?' g