|
|
2#
楼主 |
发表于 2015-11-17 11:15
|
只看该作者
结论：+ N, o( {# v8 G% M+ \7 l1 N( t5 v
因此，作为ADC的用) P/ o& {" w; G# ~) c1 \! T* B
户，设计人员必须在电源设计和布局布线阶段就做好积极
4 q$ a4 ^9 S7 X8 J- k应对。下面是一些有用的提示，可帮助设计人员最大程度
5 h Q# _5 a/ t" ~5 K, X地提高PCB对电源变化的抗扰度：1 J8 S# ]4 u7 {, p1 O! ], u/ l
• 对到达系统板的所有电源轨和总线电压去耦。
" B4 h* f7 `/ n m/ o! R0 G• 记住：每增加一级增益就会每10倍频程增加大约20 dB。
: [' t# ]7 _0 H• 如果电源引线较长并为特定IC、器件和/或区域供电，8 s* ]0 ]5 v: b% m- Q. W
则应再次去耦。
" v6 y3 H% ]# v* Z8 u6 o• 对高频和低频都要去耦。
5 D; t2 M: Z. g1 u, d• 去耦电容接地前的电源入口点常常使用串联铁氧体磁2 {( M5 q3 y3 [+ j Z2 a/ J
珠。对进入系统板的每个电源电压都要这样做，无论它$ o/ X- S# r% M% g5 ~
是来自LDO还是来自开关调节器。5 o$ \1 s+ F/ q9 T
• 对于加入的电容，应使用紧密叠置的电源和接地层(间: @! w; t I/ v$ E
距≤4密尔)，从而使PCB设计本身具备高频去耦能力。
9 `8 }$ S2 F3 A% j' \• 同任何良好的电路板布局一样，电源应远离敏感的模拟) u) S) M3 K! W v
电路，如ADC的前端级和时钟电路等。" K+ m3 n; i* Y3 h/ V
• 良好的电路分割至关重要，可以将一些元件放在PCB的
Y! v$ o! T9 F背面以增强隔离。$ }, f$ s2 i7 N+ H4 r
• 注意接地返回路径，特别是数字侧，确保数字瞬变不会2 ]" \, P. j& g: s
返回到电路板的模拟部分。某些情况下，分离接地层也4 o% s, d) n. V' d+ }- C7 }) g
可能有用。; W" Z5 R* b1 m! Q3 ^, T" Z
• 将模拟和数字参考元件保持在各自的层面上。这一常规# b+ N; j; l5 A
做法可增强对噪声和耦合交互作用的隔离。
7 G: b* }2 l( K b0 O• 遵循IC制造商的建议；如果应用笔记或数据手册没有直接
, z- j0 L/ R7 `+ u3 Z% p5 z说明，则应研究评估板。这些都是非常好的起步工具。 |
|
/1 
发表于 2015-11-17 11:07
收藏
淘帖
支持！
反对！
