|
|
2#
楼主 |
发表于 2015-11-17 11:15
|
只看该作者
结论：
- m* R! p; X2 \9 C因此，作为ADC的用
% z4 ?3 h+ P( g0 D户，设计人员必须在电源设计和布局布线阶段就做好积极
& e+ D2 ?) ~1 F5 W5 w应对。下面是一些有用的提示，可帮助设计人员最大程度; N+ t& h0 Q' ?6 ^- e; ~5 r u& ~
地提高PCB对电源变化的抗扰度：' O5 [% c; Q* |7 d
• 对到达系统板的所有电源轨和总线电压去耦。
0 d( x+ C) p8 f! @- X' k4 _• 记住：每增加一级增益就会每10倍频程增加大约20 dB。
J% ~+ q; e4 L, @! i+ ^• 如果电源引线较长并为特定IC、器件和/或区域供电，
- Y$ Y' @7 C6 j' s$ w. ]2 `则应再次去耦。; W6 {6 O. b5 @! R
• 对高频和低频都要去耦。
a( s. `; i, o# _; I• 去耦电容接地前的电源入口点常常使用串联铁氧体磁
' \6 v' g: z9 c4 {2 F0 F珠。对进入系统板的每个电源电压都要这样做，无论它
. X2 u( M/ }1 J是来自LDO还是来自开关调节器。" R! F! f7 } Q0 e
• 对于加入的电容，应使用紧密叠置的电源和接地层(间! r; v% t) T' X# P
距≤4密尔)，从而使PCB设计本身具备高频去耦能力。' J& [2 s! ]: z* a4 H$ I; [5 N
• 同任何良好的电路板布局一样，电源应远离敏感的模拟
( e( b4 c% O/ A- G) w$ ~电路，如ADC的前端级和时钟电路等。
/ L3 e9 k- [. `: e9 Q& p# m• 良好的电路分割至关重要，可以将一些元件放在PCB的4 v6 L, Y# h }9 d ]8 `8 M
背面以增强隔离。" X2 ~. A2 p) }! }* E& _. y6 Y
• 注意接地返回路径，特别是数字侧，确保数字瞬变不会
# S) Y3 Y& w5 q* \# X0 B8 D返回到电路板的模拟部分。某些情况下，分离接地层也
7 r! \% \- B; E4 n" f可能有用。9 V- V1 R8 F7 f; d6 p" O) ^, j
• 将模拟和数字参考元件保持在各自的层面上。这一常规
8 i- a2 o6 N8 x1 k7 K" @8 p+ M做法可增强对噪声和耦合交互作用的隔离。
! j7 k, |1 M( @6 W( r8 ^, |• 遵循IC制造商的建议；如果应用笔记或数据手册没有直接
# M. C5 J: Z% r* Y3 D说明，则应研究评估板。这些都是非常好的起步工具。 |
|
/1 
发表于 2015-11-17 11:07
收藏
淘帖
支持！
反对！
