射频线这样layout的目的是什么？

layout小二

4 k) `: W- L8 E! C6 Y实际是有用的。MARVELL的一直要求这么做

我lay个去

layout小二 发表于 2015-12-1 09:58
实际是有用的。MARVELL的一直要求这么做

8 @0 _2 z/ g% Q- \! i2 Z哦，学习了

ricky_ren

这个是为了减少元件的寄生电容。
# Q6 n1 b: e$ c8 q" r  T因为元件和底下的GND铜皮之间距离很小，其实就是个电容了。把底下的铜挖掉，就是去掉这种寄生的电容了。

我lay个去

ricky_ren 发表于 2015-12-6 10:52
3 F2 f- U# [- o2 j6 Z4 E  E! s这个是为了减少元件的寄生电容。
+ T" p1 D1 B! z, k; j- J: F. Z- V+ Z因为元件和底下的GND铜皮之间距离很小，其实就是个电容了。把底下的铜挖 ...

) L! l$ B# t0 M噢，学习了

muziheshui

前几年去听余争老师的课也有提到过保持阻抗连续的方法其中就有挖空焊盘底部的铜，老师是做过仿真得到的结论，应该是有作用的。

qinguohua8763

射频走线参考第二层，比如控制阻抗50Ω用的是4mil走线宽度。因为元器件焊盘较大，此处就会出现阻抗不连续问题，如果元器件焊盘L2层挖空，参考L3层，那么要实现阻抗50Ω，就需要走线12mil，这样就跟焊盘的大小差不多了。所以说白了就是阻抗控制的问题。

junfeng.nie

防止寄生电容

wwj04

为了阻抗连续

Kitty0515

RF的走线也隔层参考不更香？走线宽一点，损耗小，阻抗连续性也好一点