DDR3 fly-by走线请教

Ztudou2012

DDR3  很多人推荐使用 fly-by走线，当然控制地址时钟线也要等长：
! J: Y* j" ]1 f* l! D/ O1 z但是，在Fly-By拓扑中，地址控制组等长是指，总的走线等长，还是指每一段都要等长。比如，CPU  (L1)  M1  (L2) M2 (L3) M3 (L4)M4
7 x& V7 j2 f$ l, W是指控制组中的每根走线L1+L2+L3+L4的总长等长（如果是，就是可以无视每一段等长，这种无视程度是否可以任意），还是指控制组中的每根线的每一段L1,L2,L3,L4都要等长呢？
还有数据线是不是可以无视时钟信号线的长度，从而每一组数据组都走出各自的长度来呢？
/ R( t% S% _% _1 L比如我数据组1,长度500mil,数据组2长度800mil，数据组3长度900mil,数据组4长度1300mil,时钟长度1600mil。各组内等长，误差满足规格。请问这种无视是否可以达到这种完全无视的程度。
谢谢

12345liyunyun

地址线一般需要分段等长，也就是你说的L1,L2,L3,L4分别等长，地址线不等长是指到达每一片的长度不一样，并不是线之间不等长，每一组数据组都走出各自的长度，但不能相差太大

y_y0142310

好资料一起学习

zhangtao2

其实你没有了解数据，地址控制它们与MCU之间的数据交换是如何工作的？其实很简单，一般手册资料上有或者请教一下硬件工程师就会知道的，然后你就会明白为什么要这样做等长？为什么和时钟有这样的要求的？后面遇到不同的设计时你都可以自己处理。个人意见

pc112446

DDR2及DD3的走線規則
9 K, r; K$ v) D4 M& e% U4 Y: I

baihua2010

有些规格里要求地址线和数据线长度不能相差太长，比如10mm，这在T拓扑里容易做到，但是在Flyby拓扑里面，应该很难做到吧，特别是最后一片DDR芯片