找回密码
 注册
关于网站域名变更的通知
查看: 3071|回复: 14
打印 上一主题 下一主题

DDR2和DDR3的区别

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-10-20 13:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
  DDR3内存相对于DDR2内存,其实只是规格上的提高,并没有真正的全面换代的新架构。DDR3接触针脚数目同DDR2皆为240pin。但是防呆的缺口位置不同。DDR3在大容量内存的支持较好,而大容量内存的分水岭是4GB这个容量,4GB32位操作系统的执行上限(不考虑PAE等等的内存映像模式,因这些32位元元延伸模式只是过渡方式,会降低效能,不会在零售市场成为技术主流)当市场需求超过4GB的时候,64CPU与操作系统就是唯一的解决方案,此时也就是DDR3内存的普及时期。DDR3 UB DIMM 2007进入市场,成为主流时间点多数厂商预计会是到2010年。( `* x: Z- Q7 O5 J: G* W2 R
  一、DDR2DDR3内存的特性区别:
% M3 m0 W, d( N( w' r4 o+ t: B* P
  1、逻辑Bank数量
/ I- H+ D( H2 x$ Y! g  L" Y. I
  DDR2 SDRAM中有4Bank8Bank的设计,目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步,因此起始的逻辑Bank就是8个,另外还为未来的16个逻辑Bank做好了准备。
; X3 {5 V0 C! f9 x% `& @
  2、封装(Packages
; b$ z( D7 e; g" h2 E
  由于DDR3新增了一些功能,在引脚方面会有所增加,8bit芯片采用78FBGA封装,16bit芯片采用96FBGA封装,而DDR2则有60/68/84FBGA封装三种规格。并且DDR3必须是绿色封装,不能含有任何有害物质。
( Q  [! n' {' x! d( q
  3、突发长度(BLBurst Length6 }' B7 z" L4 i' O) o1 E: g: A: n% }
由于DDR3的预取为8bit,所以突发传输周期(BLBurst Length)也固定为8,而对于DDR2和早期的DDR架构的系统,BL=4也是常用的,DDR3为此增加了一个4-bit Burst Chop(突发突变)模式,即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A12地址线来控制这一突发模式。1 A6 ~$ H- ~2 }' y+ U
  4、寻址时序(Timing0 e' d2 }1 j  {) F
  就像DDR2DDR转变而来后延迟周期数增加一样,DDR3CL周期也将比DDR2有所提高。DDR2CL范围一般在25之间,而DDR3则在511之间,且附加延迟(AL)的设计也有所变化。DDR2AL的范围是04,而DDR3AL有三种选项,分别是0CL-1CL-2。另外,DDR3还新增加了一个时序参数——写入延迟(CWD),这一参数将根据具体的工作频率而定。
4 D: ?4 n& T1 x; U. F
  二、与DDR2相比DDR3具有的优点(桌上型unbuffered DIMM):
* c0 A8 I  T2 L- |' M
  1.速度更快:prefetch buffer宽度从4bit提升到8bit,核心同频率下数据传输量将会是DDR2的两倍。( S/ ^  E/ w$ r3 z" o
  2.更省电:DDR3 Module电压从DDR21.8V降低到1.5V,同频率下比DDR2更省电,搭配SRTSelf-Refresh Temperature)功能,内部增加温度senser,可依温度动态控制更新率(RASRPartial Array Self-Refresh功能),达到省电目的。; E* ?  @# f  _8 d8 ^* V
  3.容量更大:更多的Bank数量,依照JEDEC标准,DDR2应可出到单位元元4Gb的容量(亦即单条模块可到8GB),但目前许多DRAM厂商的规划,DDR2生产可能会跳过这个4Gb单位元元容量,也就是说届时单条DDR2DRAM模块,容量最大可能只会到4GB。而DDR3模块容量将从1GB起跳,目前规划单条模块到16GB也没问题(注意:这里指的是零售组装市场专用的unbuffered DIMM而言,server用的FBRegistered不在此限)。

评分

参与人数 1贡献 +5 收起 理由
tianya + 5 感谢分享

查看全部评分

  • TA的每日心情

    2023-11-24 15:32
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2009-11-13 19:16 | 只看该作者
    大哥有DDR3和DDR2的線路圖和boardfile么。

    该用户从未签到

    3#
    发表于 2011-7-13 17:40 | 只看该作者
    谢谢楼主。。。。。。

    该用户从未签到

    4#
    发表于 2011-7-13 17:42 | 只看该作者
    这么多点,我就明白DR3 Module电压从DDR2的1.8V降低到1.5V,核心同频率下数据传输量将会是DDR2的两倍

    该用户从未签到

    5#
    发表于 2011-7-13 17:42 | 只看该作者
    :):)

    该用户从未签到

    6#
    发表于 2011-8-20 09:45 | 只看该作者
    谢谢

    该用户从未签到

    7#
    发表于 2011-8-20 11:01 | 只看该作者
    谢谢分享!

    该用户从未签到

    8#
    发表于 2011-8-20 12:07 | 只看该作者
    1G以上的用的多,电压从DDR2的1.8V降低到1.5V,核心同频率下数据传输量将会是DDR2的两倍 1 W- Q) L+ ?3 M0 ^

    该用户从未签到

    9#
    发表于 2012-7-4 22:05 | 只看该作者
    学习了

    该用户从未签到

    10#
    发表于 2012-7-4 22:10 | 只看该作者
    这个正在我需要学习的东东,谢谢哈!!

    该用户从未签到

    11#
    发表于 2012-7-7 23:09 | 只看该作者
    Sodonn 发表于 2011-7-13 17:42 ( T1 X( ?2 M0 F" C: [% ^
    这么多点,我就明白DR3 Module电压从DDR2的1.8V降低到1.5V,核心同频率下数据传输量将会是DDR2的两倍

    / n- E, X0 {( N2 d' x" m' V电压下降,主频相同情况下数据传输量就翻番了?
    3 X0 o6 O  F4 ~- j5 }& w搞不懂啊!DDR3较DDR2只是接口差别,电压下降是为了减小功耗,# f6 i: W/ Z- b2 h( K. U7 d
    和缩短信号上升下降时间!何来电压下降数据量咋就翻翻了呢?

    该用户从未签到

    12#
    发表于 2012-8-21 22:54 | 只看该作者
    越来越不懂了
  • TA的每日心情
    慵懒
    2025-2-10 15:39
  • 签到天数: 16 天

    [LV.4]偶尔看看III

    13#
    发表于 2012-8-22 22:57 | 只看该作者
    感謝分享~

    该用户从未签到

    14#
    发表于 2012-8-23 08:35 | 只看该作者
    果然功能强大了很多

    该用户从未签到

    15#
    发表于 2012-8-23 08:40 | 只看该作者
    果然功能强大了很多
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-18 15:28 , Processed in 0.140625 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表