本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 单片机|MCU论坛 › 单片机通用资料区 › [资料] 32位除法器设计Verilog代码
返回列表 发新帖
查看: 818|回复: 1
打印 上一主题 下一主题

[资料] 32位除法器设计Verilog代码

[复制链接]
jerryli

该用户从未签到
跳转到指定楼层
1#
发表于 2016-5-4 15:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
32位除法器设计Verilog代码
1 |% R% l9 e5 E1 K! Z5 N% S4 b( b6 b. `. e4 f

9 {% y+ ]8 W- X! N1 ^
8 ]6 e. G  a* T+ T

32位除法器设计Verilog代码.zip

724 Bytes, 下载次数: 2, 下载积分: 威望 -5

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-5 11:53 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表