verilog编码规范

zhoumi

verilog编码规范,该文章主要从8个方面，来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。 这8个方面主要是：
: h  x* w1 q2 `1 s' T/ U+ f    1，命名规范；
( i8 `: @% d. Y* i    2，文件头规范；
0 }$ p, O$ I1 A2 t/ u9 W4 y7 L: Q  m    3，注释规范；
2 n# m* d% b( S8 H; a2 l    4，编码风格；
    5，DFT要求；
, H( y8 f* R3 B& B0 K    6，仿真要求；
! V6 U0 M) a( Y- ~- F# R8 X% l' W7 b    7，STA要求；
1 _  c, t  c; n2 _# e1 t1 E% O    8，综合要求；
    好的编码规范不仅能增加代码的整洁、可读性；更能够减少bug产生的可能性，以及对后期DFT，STA和综合都产生良好的影响。


" l8 b5 M6 t* `8 K$ A' Y  f- G

superhaima

规范很重要，需要关注

yhg-lee

支持楼主！谢谢分享！
, X; [# z1 c: F" m

njit_YW

谢谢分享

gaoxings

规范很重要，需要关注