本站微信 收藏本站 设为首页
 找回密码
 注册
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › Cadence Allegro教程资料区 › 用allegro设置DDR规则出现报错
返回列表 发新帖
查看: 588|回复: 0
打印 上一主题 下一主题

用allegro设置DDR规则出现报错

[复制链接]
小千
  • TA的每日心情
    开心
    2022-6-12 15:08

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2016-5-20 15:46 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    [img]file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\824945597\QQ\WinTemp\RichOle\[]B%ZSZ9[9JQCFP]ECZV%S6.png[/img][img=0,1]file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\824945597\QQ\WinTemp\RichOle\[]B%ZSZ9[9JQCFP]ECZV%S6.png[/img] ( d, S6 k8 }& w8 r9 G$ G6 o$ N3 c
    每当我设置DDR的Electrical  SCet的时候  就会出现上述图片中的错误，请问各位大神怎么解决？1 C$ B% x% C) h& Y' O

    " _# O% K" \4 v

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-2 07:49 , Processed in 0.078125 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表