信号速率100M的走线误差多少合适

仁爱

如题
! U1 T) m: y1 G9 B$ S2 X

980155498cai

50-100mil都可以，

AD9_PCB

980155498cai 发表于 2016-9-8 20:28
- p0 k, S6 r+ j' @* N. X. I) ]$ `50-100mil都可以，

为什么？

980155498cai

AD9_PCB 发表于 2016-9-13 16:02
为什么？

速率低啊，误差根据速率来设置，不能全篇一律的一样误差，速率高的当然就误差小一点，速率低的就可以适当放大
2 o& ^% q1 m. |' Q+ I

AD9_PCB

980155498cai 发表于 2016-9-13 17:52
速率低啊，误差根据速率来设置，不能全篇一律的一样误差，速率高的当然就误差小一点，速率低的就可以适当 ...

! C& S. d7 @3 S8 K恩吗计算误差呢？知道误差对PCB设计有用吗？误差跟等长误差的关系是啥啊
$ z1 R. d3 i5 {2 B$ h: R! ]

980155498cai

AD9_PCB 发表于 2016-9-13 19:40
4 S& z) E0 A' D6 p& O恩吗计算误差呢？知道误差对PCB设计有用吗？误差跟等长误差的关系是啥啊

肯定有关系啊，速率低了误差可是适当放大

superlish

也许大概可能或者可以这样子理解吧：速率低了，周期就长，时序裕量就多 ，早到和晚到关系不大，都在等你，误差就可以大点吧。

zukimotor

        等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常保守的数值），即7ns。去看一下两端IC的pindelay大概是多少，减一下。算两端IC各有1ns的片内误差的话。剩下1ns。1ns对应PCB上的走线长度约为6000mil。绕正负3000mil即可。所以可见100M的信号理论上是不需要因为时序问题而绕等长的。
        以上纯属个人意见，欢迎大神来拍，作进一步的解释。
* c4 _* {. M! L$ I

381962743

楼上正解。准确点1ns约等于5600mil.

Joen0_0

zukimotor 发表于 2016-9-20 14:15
7 v) ~9 z& m3 g' ^4 D1 r) t) Y等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常 ...

& x! P: a( t* L+ i照你这个公式，150Mhz的时候，传输线延时允许值就到0ns了，频率再高就负数了，就像MIPI的差分对内误差，这个是否有个公式大概根据频率算出对内可以有多少的误差？

zukimotor

zukimotor 发表于 2016-9-20 14:15
. Z! i' H+ Y- j, y( a等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常 ...

片内1ns是比较夸张的数字，而且越高速（一般1G以上），pindelay是必需要考虑的。

LLJ760809

说的有道理，高手