ALLEGRO系列问题～～～高手请进

lydz0728

问题１：铺铜时，比如说在BOTTOM层铺GND，但是我有TRACE是GND的NET，而同时我有想保留这些TRACE,使它和其它TRACE一样,与GND的SHAPE有一定的CLEARANCE，有没有什么办法可以解决?一个解决办法是用静态的SHAPE，先用别的NET铺,铺完后再改成GND的NET，但是这样又产生问题了，我原来要连GND的VIA孔岂不是也连不到GND上面去了?
' _' d) Q1 ^5 N. W" z2 N
问题2：在ALL里面怎样做到使一个孔在一层开THERMAL，而在另外一层不开THERMAL，就比如说02C与04C都是GND层,但是我需要一个带GND的NET的孔在02C开THERMAL，而在04C不连GND,应该怎样处理？
; {: V% D5 G& X4 n# X我们现在想到的办法是在padsTACK中将04C的THERMAL FALSH换成另外一个FLSH，大小和ANTI PAD的大小一样.这样就不会连在一起。按道理来说，将THERMAL FLASH改成CIRLE，大小和ANTIPAD一样就可以了，但是一定要另外做一个FLSH才行，有没有更好的解决办法？
4 {3 r/ T4 {1 z8 c9 S
问题3：TOOLS/PADSTACK MODIFY/EDIT GROUP是起什么作用的？我们曾经使用它对一组VIA进行改动，改动是成功了，但是改动成功以后这些孔再也无法EDIT了，也没办法改回原来的大小了，也改不成别的大小了？
" H6 _( |2 M! s7 I
$ A6 [5 {2 G" w  G( M& a4 V3 ?- q/ K谢谢拉！！！！
) _: ~: k5 o' R% v+ J希望能够得到解答！！！

lydz0728

希望能够得到解答！！！

zuowei9998

very good!

lydz0728

怎么都没回答啊
焦急等待中啊．．．．．

YYY

原帖由 lydz0728 于 2008-1-13 12:34 发表
) F: P9 n5 `: X, N3 C怎么都没回答啊
7 w2 K5 ?( P; h3 x1 H% Z) P* ]2 \焦急等待中啊．．．．．

; v0 V4 p& T/ y, Q! J% F! }  ]& E今天可能是不上班吧,高手可能没在这里吧

lydz0728

;;;'00000

lydz0728

挖的话能保证SHAPE与TRACE之间的距离是标准的距离么?我需要标准距离.
# v5 x; d8 x( q, X8 |这个办法是下下策.

lydz0728

怎样才能做到标准的?

superlish

如果格点设置精确  由于鼠标是按格点移动的  沿X或者Y方向 挖能弄整数 右下角可以看挖的半径

qiutonghua

1。 原来的地孔的你可以把它避让的void去掉，当然你如果不是想要全连接的话，可以在void all也的可以在连接上去的。
2。你可以把地trace的两头cut掉一点，变为没有属性在避让也是可以啊，

1 L; P2 h4 M: h8 A8 C不过都是有点麻烦了

qiutonghua

你第3问题，我这边不会出现你那种情况，我这边改了还是可以编辑，可replace回原来的孔，可能是你是软件或其他的问题

lydz0728

问题二呢．．．．

viseng

是哦,高手大侠...