封装引起的短路

dzyhym@126.com

在https://www.eda365.com/thread-115866-1-1.html中提到allegro会输出一些dummy net，一直以来不清楚其原因。
/ X$ [5 y8 ?% `' R- T前些天又有类似文件，潜下心来认真琢磨，终于明白原来是封装的一些隐藏管脚会导致这个问题。（网表中也有这些管脚）
. F. C( K4 {2 s5 O" \希望大家在作封装时尽量将没有用的管脚删除，避免后面人员找不到短路问题原因。
) K6 \0 W$ y% z4 ], W
' _9 I5 W/ d# `* s封装中有管脚名（网表中也有）
但下面在实际文件中没有管脚

许汉洲

这应该是转软件做的~

5718366

这就不规范了
只有实物元件有的，pcb封装必定要做

cjz351421568

没看懂

dzyhym@126.com

cjz351421568 发表于 2017-6-15 22:02
9 e  q+ G& ~" Y# }% A+ o9 a没看懂

% s- @. Z8 P2 V再仔细看看