封装引起的短路

dzyhym@126.com

在https://www.eda365.com/thread-115866-1-1.html中提到allegro会输出一些dummy net，一直以来不清楚其原因。
前些天又有类似文件，潜下心来认真琢磨，终于明白原来是封装的一些隐藏管脚会导致这个问题。（网表中也有这些管脚）
& E3 W! N/ A; z  m9 z希望大家在作封装时尽量将没有用的管脚删除，避免后面人员找不到短路问题原因。
& q* F3 @. \. f
7 E9 C9 q# q) E- t2 h& S6 I封装中有管脚名（网表中也有）
但下面在实际文件中没有管脚

许汉洲

这应该是转软件做的~

5718366

这就不规范了
  j, S8 d8 M% Y只有实物元件有的，pcb封装必定要做

cjz351421568

没看懂

dzyhym@126.com

cjz351421568 发表于 2017-6-15 22:02
1 F9 ]* V, X8 s5 n" I; ^没看懂

, x" M: k0 f) {, n/ }% J7 _再仔细看看
- v  B- Q- d7 [% h, T# k