找回密码
 注册
关于网站域名变更的通知
查看: 4432|回复: 22
打印 上一主题 下一主题

LPDDR3 32bit 芯片 的四组Data group 能否随意交换?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-11-19 18:17 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
      用安霸平台做项目的时候,为了更好的走DDR走线,调整了LPDDR的默认4个Byte的顺序。但找安霸的FAE确认线路的时候,安霸回复说DDR的Byte-0 不可以调整,安霸芯片需要从Byte-0 获取寄存器信息。
5 V- K7 k4 q% P# U( P
! e+ Q8 l- d7 I) e5 `
      不知道大家在用LPDDR的时候有无遇到过此类问题?5 P6 i3 v' b, s* r5 C2 v+ @4 }9 x
& H! U. k, P* i" Z) a: R* ^# @$ O1 y

- b" x( F, U! z, B
9 c/ C6 B( f! q! W0 U7 J

QQ截图20161119101412.png (72.23 KB, 下载次数: 1)

QQ截图20161119101412.png

该用户从未签到

推荐
 楼主| 发表于 2016-11-21 15:06 来自手机 | 只看该作者
经确认,Group0是不能换的,Group1-3之间可以交换,具体可以看LPDDR3协议,今天上午也有找DDR厂商确认。

点评

楼主,那DDR3有这个要求没?是不是可以任意换。  详情 回复 发表于 2016-11-22 09:19

该用户从未签到

推荐
发表于 2016-11-19 23:02 | 只看该作者
本帖最后由 kobeismygod 于 2016-11-19 23:09 编辑
  Y" @' E7 x. \; Q9 O: [
" B( B$ J+ w4 t- U% FLPDDR3协议第57页有这样一句话”The mode register contents are available on the first data beat of DQ[7:0] “说明读取mode register应该是在byte0来完成,所以他们不让你动,然后在DQ calibration的section中说对DQ进行校准时候要通过每个byte的第一个bit接收校准pattern,所以最好每个byte内的第一个bit不要动,其他可以自由交换。

点评

感谢!  详情 回复 发表于 2016-11-20 10:15
原来是这样不允许交换!  详情 回复 发表于 2016-11-19 23:48

评分

参与人数 1威望 +1 收起 理由
meng110928 + 1 很给力!

查看全部评分

该用户从未签到

推荐
 楼主| 发表于 2016-11-23 20:27 | 只看该作者
fengyu6117 发表于 2016-11-22 09:19
! d/ k3 w1 _3 Z$ i* Z& s楼主,那DDR3有这个要求没?是不是可以任意换。

, g$ j% D! u/ Y这个可以看一下DDR3的规格书,看是否对Byte0 有要求。也可以看一下DDR3协议,这部分我暂没有去研究。
' ~& L+ A+ d- c) q0 M. R; H

该用户从未签到

3#
发表于 2016-11-19 23:48 | 只看该作者
kobeismygod 发表于 2016-11-19 23:02+ {4 d' X5 |( x, Y1 \* Y
LPDDR3协议第57页有这样一句话”The mode register contents are available on the first data beat of DQ[ ...

2 ^0 }* @0 o2 x- d- n! E( o原来是这样不允许交换!2 ^& d% z3 h3 x; W1 b' z

该用户从未签到

4#
 楼主| 发表于 2016-11-20 10:15 | 只看该作者
kobeismygod 发表于 2016-11-19 23:02, K8 |2 @3 ?, I5 Z) j6 o
LPDDR3协议第57页有这样一句话”The mode register contents are available on the first data beat of DQ[ ...

9 e/ y1 ~' z6 y感谢!
) X1 X) n9 ?6 d5 e# w/ ~: f/ }* X. P: N5 l) e( L1 M

该用户从未签到

5#
发表于 2016-11-21 09:36 | 只看该作者
沃日 还有人做安霸的摄像头

该用户从未签到

6#
发表于 2016-11-21 13:55 | 只看该作者
本帖最后由 dengxiaoyang 于 2016-11-22 14:22 编辑 % \0 s' k8 j8 x$ R7 x% h
" p) A; D- s3 d9 o; I  f4 j
我在用ddr3的时候,组内是可以互换的,这个我试过了。用的片子是MT41K256M16JT-125。

点评

支持!: 5.0
支持!: 5
DDR3当然没问题,但是LPDDR3就不行,  发表于 2016-12-5 11:56
  • TA的每日心情

    2020-4-16 15:19
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    8#
    发表于 2016-11-22 09:19 | 只看该作者
    秦子墨 发表于 2016-11-21 15:069 _2 x7 y6 E2 W, I5 F5 C
    经确认,Group0是不能换的,Group1-3之间可以交换,具体可以看LPDDR3协议,今天上午也有找DDR厂商确认。

    2 F7 }8 D" g% u/ S% `楼主,那DDR3有这个要求没?是不是可以任意换。

    点评

    这个可以看一下DDR3的规格书,看是否对Byte0 有要求。也可以看一下DDR3协议,这部分我暂没有去研究。  详情 回复 发表于 2016-11-23 20:27

    该用户从未签到

    9#
    发表于 2016-11-22 11:45 | 只看该作者
    我记得当时用联芯平台时,是可以互换的。不过那时候用的是LPDDR2( p+ g7 b8 Q4 W

    该用户从未签到

    11#
    发表于 2016-11-25 11:22 | 只看该作者
    Freescale 的DDR3 swap pin rule也要求不能换每组的第1位、DQS、DQS#和DQM

    该用户从未签到

    12#
    发表于 2016-12-22 14:42 | 只看该作者
    BYTE TO BYTE 可以  但是各BYTE 第一個BIT 不可換

    该用户从未签到

    13#
    发表于 2017-3-5 10:26 | 只看该作者
    组内是可以调整的  便于布线
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-28 15:42 , Processed in 0.109375 second(s), 35 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表