找回密码
 注册
查看: 520|回复: 2
打印 上一主题 下一主题

请教怎样区分各种高速差分能不能相连?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-12-24 12:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA USB3.0 各种光模块,以太网等都是差分,怎样才能知道能不能连一起呢?不能直连又能不能通过些什么匹配一下呢
; C/ M6 \1 g. W

该用户从未签到

2#
发表于 2017-1-5 13:52 | 只看该作者
FPGA接各个模块 主要注意IO速率是否达到  IO电平标准能否支持 常见的差分不外乎LVPECL LVDS CML HSTL  他们之间都是可以通过匹配来连接的

该用户从未签到

3#
发表于 2017-1-5 13:52 | 只看该作者
FPGA接各个模块 主要注意IO速率是否达到  IO电平标准能否支持 常见的差分不外乎LVPECL LVDS CML HSTL  他们之间都是可以通过匹配来连接的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-29 18:40 , Processed in 0.078125 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表