|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
; U+ T, `6 f& P$ P
& s1 K6 A) `$ s7 t' N9 Q) |
7 W/ c# B9 b! H# V6 T8 u" B/ w又画了新板子,遇到了新的问题,有些很麻烦,有些很简单,但是解决不了的问题都很麻烦。所以把几个找到了解决办法的小操作列给大家。现在收藏了许多材料,有时候想找一个操作,得翻半天...希望能有一点点用吧。更多的,作为自己的备忘...
" e8 H9 F+ H; r$ ~' `( @) S更新symbol中的文字修改封装的文字面后,更新到工程中,需要勾选reset symbol text location,否则有些不能正确显示。为焊接方便,需要打印各元件的值,而原来自己做的封装没有添加Component value,编辑封装后,update,线条什么的能更新,但是仍然不能显示元件值。勾选后,可以显示。但是会重置文字位置,需要重新调整。: b, q4 x$ {9 e$ `' Z, @( ?
元件rename、反标
' V) y; q9 n! o- V9 P1 V5 E如图所示,0 D% {* s( {( e3 ~9 B
file:///C:/DOCUME~1/gcht/LOCALS~1/Temp/msohtml1/01/clip_image002.jpg
( A+ a3 i7 A: ~" DMore里的设置:& s7 ~! r& G( ~1 ]3 o# S
file:///C:/DOCUME~1/gcht/LOCALS~1/Temp/msohtml1/01/clip_image004.jpg1 E) L5 S$ h, V L I4 z) m4 E
Rename之后,需要将新的元件位号与原理图对应起来,而不能搞乱网络连接的关系。可以利用rename.log文件(工作目录下),把有old,new的行保留,其余行删除。把old和new用空格替换。然后把文件扩展名改为.swp。8 @% L. k8 E% P$ M0 M3 O$ m G% t
在Capture里,4 i' C5 _5 c+ R) ]9 @+ {, f
file:///C:/DOCUME~1/gcht/LOCALS~1/Temp/msohtml1/01/clip_image005.gif
" a* N* F! T5 d# r点击进入后在设置页面下,
* ?! P' }/ V8 e3 w5 L; R" kfile:///C:/DOCUME~1/gcht/LOCALS~1/Temp/msohtml1/01/clip_image007.jpg* \! _0 E8 m$ z2 H! m$ G& u# Z
选中刚才的.swp文件,确定导入,即完成回注。' k1 d8 a8 z5 T* g
需要主要的是,rename是不可撤销的,所以在rename之前保存工程。还有,每次rename要及时回注,如果在本来就不一致的原理图和PCB之间执行回注,有可能会把整个网表弄乱,后果不可预测…
) B! m, X+ J+ F7 o+ |3 L在原理图中,给元件添加HARD_LOCATION属性,可以让元件在rename的时候保持标号不变。$ o+ F$ a, G; q! g
异形焊盘元件的制作第一步,制作shape类型的形状。可以从CAD导入(没试验过),也可以用allegro画。file:///C:/DOCUME~1/gcht/LOCALS~1/Temp/msohtml1/01/clip_image009.jpg6 `6 j, a0 n/ t' d. ?
同时制作阻焊层需要的shape。我是这么做的,论坛里有兄弟说用z-copy,extend的方法,没试验过还。
* O4 w2 m: {0 p3 W% o3 q第二步,制作焊盘,begin层和阻焊层都选自己的shape。
4 f7 r1 F* U6 @( J8 g$ U0 L第三步,用制作好的焊盘制作封装。
" ], s, S) [- O9 o内层划分从材料里copy过来的步骤。经试验验证。
0 d% I1 q1 x5 n4 N5 |1)画ROUTE KEEPIN:+ ?. V9 G4 O& d6 g" D$ ^
SetupàAreaàRoute Keepinà在右边Options下,设置成Route Keepin,Allà画框
& {5 i9 A! F! {9 A0 F* Q应注意此步不能缺少,否则后面无法赋电源地网络.
- |! p, n" k6 _. l. \$ A9 u! j2)画分割线( `8 t* v. p% x6 t
将同一层中要分割的不同网络用不同颜色高亮' ~5 r! \3 b1 z5 L( S
Add àLineà在右边Options下,设置成Antietch,以及要分割的层à画线将不同网络分割开
& _* m9 A; K& n5 }+ E4 k3) 给电源地层的网络赋属性+ k& Y" S! F: R
例如:将VCC,VDD,GND分配到电源地层.* A( O; X" W( `2 K# g o, G
EditàPropertiesà从右侧Find中选Net,Moreà将VCC,VDD,GND选中à Applyà赋予No Rats,Route to Shape属性à结束Edit Property编辑状态.6 y1 `4 A: r: a
4) 将网络分配到相应区域:
& H- Z1 N( W$ ^! HEditàSplit PlaneàSet Parameter(一切都OK)
5 ^7 j. F: L4 }; L) @# PEditàSplit PlaneàCreate
, [+ o* D3 b, M! Z' E如果修改了分割线,需要重新分配,修改完成后重新create即可。4 ?4 Y; D$ l/ ]* g! U* B' N
在allegro里拼板把需要拼板的板子全部显示。Toolsàcreate module,然后全选整个板子,整个板会高亮,在命令行里输入x 0 0 回车,选定参考原点。会弹出保存对话框,输入保存的文件名,后缀为.mdd,保存在PCB文件所在目录。在要拼板的大板框里,计算好各小板的坐标。Placeàmanuallyàadvanced settings勾选library,placement list标签中,下拉菜单选择module defination。选择需要放置的模块,输入放置的坐标。弹出对话框,给模块起一个名字,这个名字将成为refdes的前缀。* s% t. j& l0 W6 L% |% N0 ~
这种方法可以完成叠层设置相同的不同板子。 |
|