DDR2/DDR3设计中，阻抗控制的必要性问题

shiyi_jiang · 发表于 2017-3-2 18:48

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

今天看到如下一段话：
DDR走线线宽与阻抗控制密切相关，经常可以看到很多同行做阻抗控制。对于纯数字电路，完全有条件针对高速线做单端阻抗控制；但对于混合电路，包含高速数字电路与射频电路，射频电路比数字电路要重要的多，必须对射频信号做50欧姆阻抗控制，同时射频走线不可能太细，否则会引起较大的损耗，所以在混合电路中，本人往往舍弃数字电路的阻抗控制。到目前为止，本人设计的混合电路产品中，最高规格的DDR是DDR2-800，未作阻抗控制，工作一切正常。

有经验的同志说一下看法吧！

fallen · 发表于 2017-3-2 23:46

1 用共面波导方式做阻抗
2 如果是多层板，射频阻抗部门内层挖掉，再用共面波导方式做阻抗
3 射频加粗做阻抗与DDR做阻抗完全可以独立

shiyi_jiang · 发表于 2017-3-3 19:25

fallen 发表于 2017-3-2 23:46
% b4 v6 x, v5 ]7 S6 [ y) @1 用共面波导方式做阻抗: b n1 k) N" m* e/ v
2 如果是多层板，射频阻抗部门内层挖掉，再用共面波导方式做阻抗8 c+ e" \: i9 L9 F1 R
3 射频加粗做阻 ...

是了，可以分开做。
另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。
目标板层叠结构如图所示，DDR3布线在4个布线层都有布线，宽度都是4mil，power电源层在DDR3布线区分割出一块GND平面。但毕竟从TOP（Layer1）到GND（Layer2），和Layer3到GND（Layer2）的距离是不一样的啊？这样的话，从Layer1 的4mil走线，切换到Layer3时再走4mil的线，阻抗就不一样了啊？

fengyu6117 · 发表于 2017-3-3 19:43

shiyi_jiang 发表于 2017-3-3 19:25
6 O: S/ y6 b/ l; j" ?( v是了，可以分开做。& p# t! X ]1 A4 E' K7 V
另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。
; H1 f: N) e9 T( E目标板层叠结 ...

[size=14.0000009536743px]可以调整叠层啊，ART01和ART03走线不需要一样粗，调整线宽，如果要做阻抗基本上是假8层去做了，不过还是比8层便宜。

huo_xing · 发表于 2017-3-3 23:48

shiyi_jiang 发表于 2017-3-3 19:25
* L) ^0 } U+ N# `. [0 n是了，可以分开做。
; {# t1 Y1 f( [* L) D# ]4 t8 d另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。" _9 T3 z! c) I# d# u! k" w
目标板层叠结 ...

这个叠层好控制阻抗的，如果需要，板厂可以帮你调整介质厚度和线宽

fallen · 发表于 2017-3-4 00:34

shiyi_jiang 发表于 2017-3-3 19:25) M7 G8 ?" r A& L: v7 I" V, x8 P
是了，可以分开做。 g; Z& t k2 [9 r R- W
另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。
* o7 s$ c$ P& b4 ^0 G目标板层叠结 ...

你自己计算下，就会发现很好做。