找回密码
 注册
关于网站域名变更的通知
查看: 1404|回复: 10
打印 上一主题 下一主题

Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10.

[复制链接]
  • TA的每日心情
    开心
    2022-9-8 15:14
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    跳转到指定楼层
    1#
    发表于 2017-3-20 22:09 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    本帖最后由 liuyidao 于 2017-3-20 22:12 编辑 + U  @  J2 |" P8 v2 d

    $ I/ z& p4 t6 @6 q  O0 U- eexpedition pcb用着时,电脑死机,然后强制关机,再开机,pcb打不开了,原理图可以正常打开+ _8 C2 }$ p# u4 P8 Z. [9 K, q1 r
    大家有没有碰到过这个问题) W' a5 a* `3 Z# f. l
    # d; P: s( H$ n. p# \7 a
    Error: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10.6 e1 y( k+ P8 X8 q: \4 k+ v0 {
    Error: Unable to load design (文件路径\工程文件夹名\PCB\Work\Layout_Temp\LayoutDB.lyt). Padstack missing from Padstack partition. No padstack called "LVIA-0.1/0.25" defined for via layer range 9 - 102 d7 |# J! w$ Y/ p+ x
    如何解决,谢谢
    % \7 s0 h% O( w3 {! s" D' E9 t# @以下方法已经试过,但无效
    9 W) E* X; s$ \9 |1 i3 gLook under All programs for the mentor Graphics SDD - System Tool - iCDB Project Backup program.# D- Q; Z  H: A5 X; g
    Select the Project file and click OK.- [/ C; q/ B9 [! }# D% {( V6 I
    Under Project you have Clean Up, Create support package and Repair.
    9 m4 y, R" A3 N+ q
    0 E0 |4 N& V* f7 W  z4 Z% t- XYou can try to Clean Up or Repair the project., g; `% }1 Z4 o% Q- U( a4 o
    ray 该用户已被删除
    推荐
    发表于 2017-3-21 11:06 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽

    该用户从未签到

    2#
    发表于 2017-3-21 10:37 | 只看该作者
    repair and restore

    该用户从未签到

    4#
    发表于 2017-3-21 15:41 | 只看该作者
    ray版主回答正解!
  • TA的每日心情
    开心
    2022-9-8 15:14
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    5#
     楼主| 发表于 2017-3-22 07:46 来自手机 | 只看该作者
    ray 发表于 2017-3-21 11:06$ C# k* w8 Z2 B7 @( S" G
    出现类似Error: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10,一般都是由于原理图 ...
      q5 S6 D2 o1 L+ s: l3 }
    感谢大侠。我复制一个电路工程到新建文件夹,该工程打不开,然后用原工程中的icdb覆盖,可以打开新工程,但是新建pcb时,出现如图提示,对应pcb文件不存在,关掉后没法新建。不知该怎么解决,谢谢。

    IMG_20170322_073940.jpg (21.39 KB, 下载次数: 3)

    IMG_20170322_073940.jpg

    点评

    ray
    出现这个问题是因为原来的工程对PCB路径有定义了,所以需要楼主用文本打开XXX.prj工程配置文件,到关键词:KEY PCBDesignPath “XXX” 将“”XXXX “”里面留空,即:“”,修改后如下图所示: [attachimg]  详情 回复 发表于 2017-3-22 15:15
    ray 该用户已被删除
    6#
    发表于 2017-3-22 15:15 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽
  • TA的每日心情
    开心
    2022-9-8 15:14
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    7#
     楼主| 发表于 2017-3-23 22:28 | 只看该作者
    ray 发表于 2017-3-22 15:15
    # }. h4 ^4 q* l" O4 n出现这个问题是因为原来的工程对PCB路径有定义了,所以需要楼主用文本打开XXX.prj工程配置文件,到关 ...

    6 R0 G4 Y5 Z3 N* Q- M按照您的方法,问题解决了,非常感谢

    点评

    ray
    别客气。  详情 回复 发表于 2017-3-24 08:42
    ray 该用户已被删除
    8#
    发表于 2017-3-24 08:42 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽

    该用户从未签到

    9#
    发表于 2017-3-28 10:22 | 只看该作者
    这算比较普遍的现象,特别对于专业做PCB设计的来说,经常由于原理图的叠层数据比较旧,自己都要在另一个工程下先更新网表,然后自己手动更新最新的叠层。

    该用户从未签到

    10#
    发表于 2017-8-17 12:13 | 只看该作者
    ray 发表于 2017-3-21 11:06
    . v, j' Q/ M* y, I0 U/ w7 D9 F出现类似Error: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10,一般都是由于原理图 ...

    5 S- k  D0 f2 J4 R0 W' F原理图软件是capture的话这种方式好像不太行啊,或者是因为加密的原因导致的?
    1 w6 {9 K& E6 k5 z0 T9 k! D; j$ V% v1 o/ _. Y7 O% U# C

    该用户从未签到

    11#
    发表于 2020-11-23 20:23 | 只看该作者
    ray 发表于 2017-3-21 11:06
    # C& f4 l% A) K; H; {**** 作者被禁止或删除 内容自动屏蔽 ****
    : B, U0 W; j# z( P1 x
    看看 学习学习# e# ^: M. k. N. m) G
    / Q$ u5 h" I7 c0 I* z9 _* ]
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-9 20:40 , Processed in 0.156250 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表