求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？

Mercury

求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？
5 p) ?5 u' m; i6 M

超級狗

哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？
, d2 F& W" Q& f7 ]  p
應該是指 CMOS Parallel Output 和 Multi-Channel LVDS Output。
7 j- f7 e2 Y2 W' M) ^
以 8 bit ADC 數字為例︰
5 U; p1 f! b9 T, L, B

• 使用 D0 ~ D7 的 CMOS 數字線輸出，稱為「並行 CMOS 模式」。
• 使用兩條（含）以上 LVDS 通道輸出的，稱為「交錯並行 LVDS 模式」。為什麼稱為「交錯」（Interleave）？以兩條 LVDS 舉例，通道一可能傳 D0、D2、D4 和 D6，通道二可能傳 D1、D3、D5 和 D7，這樣看起來不就是交錯傳送？
  

9 J; b+ P. \: P( o5 u/ c5 }以上僅根據樓主提供的文句作出解釋，詳細還需參閱芯片資料說明。
4 s. E! \' l  \. s+ o

Mercury

您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了一下如果方便的话您可以再看一下吗？因为我确实没有看懂文档里面说的是什么意思，如果文档太长的话您也可以看一下图片，就是我在画封装的时候不知道应该选用哪种模式，想知道这两种模式的工作差别
麻烦了

超級狗

Mercury 发表于 2017-4-21 12:20
您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了 ...

8 U& Z% T) b' x! [( I; PAD9268 LVDS Interleave Output
它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bus 上交錯輸出，請參考附圖！
% q" i* Z( V  D6 b* p$ K9 W# [
! ?* Y5 O( s6 I! ~, m. e
2 g* x" |- e8 _

AD9_PCB

超級狗 发表于 2017-4-21 10:29
7 e7 k) C9 U& k2 |2 ]( m哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？

+ v$ Z( s3 _' I% S6 L& Q: z9 G應該是指 CMOS Parallel Output 和 Multi-Channel ...

是差分输出？LVDS不是差分线吗

AD9_PCB

超級狗 发表于 2017-4-21 14:27
AD9268 LVDS Interleave Output
它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bu ...

4 Y, q" |% H* G  c3 x. m版主，这个要做多少欧姆阻抗啊

AD9_PCB

AD9_PCB 发表于 2017-5-3 14:51
* P* i# {4 I: _! v版主，这个要做多少欧姆阻抗啊

: L) ]. \8 |% q2 \谢谢!

number7516

这个应该能看出来吧，CMOS就是并行输出，而LVDS是差分信号输出，这两种模式我都用过，反正我用的采样率只有125M，这两种模式下看不出什么明显区别，我认为应该是LVDS的抗干扰要好一些

novle

常规的阻抗应该是80~120ohm

Plom

感谢分享