求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？

Mercury

求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？
; A6 |, C0 f1 F1 Y- @- v

超級狗

哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？
9 T1 R5 g1 j7 @0 H  s
! s/ z( N% p  [9 B應該是指 CMOS Parallel Output 和 Multi-Channel LVDS Output。

1 O. i: S, O; @( Z' ?以 8 bit ADC 數字為例︰
" d6 `  B1 q% P/ u1 E, H$ o

• 使用 D0 ~ D7 的 CMOS 數字線輸出，稱為「並行 CMOS 模式」。
• 使用兩條（含）以上 LVDS 通道輸出的，稱為「交錯並行 LVDS 模式」。為什麼稱為「交錯」（Interleave）？以兩條 LVDS 舉例，通道一可能傳 D0、D2、D4 和 D6，通道二可能傳 D1、D3、D5 和 D7，這樣看起來不就是交錯傳送？
  

以上僅根據樓主提供的文句作出解釋，詳細還需參閱芯片資料說明。
  \0 r5 n% x- Z! i! O) I$ R

) q7 L# O+ r/ n

Mercury

您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了一下如果方便的话您可以再看一下吗？因为我确实没有看懂文档里面说的是什么意思，如果文档太长的话您也可以看一下图片，就是我在画封装的时候不知道应该选用哪种模式，想知道这两种模式的工作差别
7 U% {% b% c; N麻烦了

超級狗

Mercury 发表于 2017-4-21 12:20
/ [: [& T' c& O( Q您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了 ...

  i0 s  J; Q7 j. V! m" p- W8 eAD9268 LVDS Interleave Output
9 j$ u- B; [- _) A它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bus 上交錯輸出，請參考附圖！
4 c8 x: E' f3 [

6 q% i+ [! j) R2 \- y, C+ J6 I

AD9_PCB

超級狗 发表于 2017-4-21 10:29
- A% b, A6 o' r4 w& j哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？
* w- `/ Z  `& |- C( h7 o0 T  M; i* {
* D4 G1 p% Q6 x應該是指 CMOS Parallel Output 和 Multi-Channel ...

是差分输出？LVDS不是差分线吗

AD9_PCB

超級狗 发表于 2017-4-21 14:27
* r3 H0 p- V5 v, C( f; ]$ K3 K/ [AD9268 LVDS Interleave Output
它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bu ...

# u) V; `. J) r+ n/ a6 O版主，这个要做多少欧姆阻抗啊
" k% z; w+ |# O" r5 W1 h2 S. i

AD9_PCB

AD9_PCB 发表于 2017-5-3 14:51
版主，这个要做多少欧姆阻抗啊

" i+ _5 U) S0 H( C6 A' \% W谢谢!

number7516

这个应该能看出来吧，CMOS就是并行输出，而LVDS是差分信号输出，这两种模式我都用过，反正我用的采样率只有125M，这两种模式下看不出什么明显区别，我认为应该是LVDS的抗干扰要好一些

novle

常规的阻抗应该是80~120ohm

Plom

感谢分享