allegro 16.6 如何设定不同Net 短路时又不会出现DRC

finezhang

请问大虾allegro 16.6 如何设定不同Net 短路时又不会出现DRC？

yangjinxing521

晕。。乱来。。

superlish

短路肯定有DRC的，没有DRC才是有问题的。
建议最好留着DRC，你可以不用理会它，防止后面忘记了，有个DRC可以知道的

不同网络如果需要短接，你如果不想出现DRC，可以另起一层（非走线层）画个线短接，
5 v% }( n- u* t8 D但是你设置光绘时候记得把这个线设进去，否则走线层没有这个线生产出来是开路的

superlish

短接点建议可以建个封装，（记住不要开窗，这个不需要焊接的），前后网络可以不一样，中间画个线（非走线层）端接即可，光绘设置时记得把那个非走线层的线设置加进去，否则就不链接了。
1 g' \: V( D3 \9 Z" M" l5 m$ L! B

finezhang

superlish 发表于 2017-5-4 13:50
6 ]' p, X8 v4 p: V  j3 l" z短接点建议可以建个封装，（记住不要开窗，这个不需要焊接的），前后网络可以不一样，中间画个线（非走线层 ...

请教在哪层画线，出gerber时怎样添加这一层？强行连接DRC没办法出gerber
3 `9 U& s1 C3 x% D: u  s, E! C) U
  C/ e( M- O3 B, }; P4 e

superlish

强连也可以出GERBER的
/ k: x3 a9 R( N8 S" j8 U最好自己定义单独一层，防止和其他信息冲突


. r9 s. b* `' h% s. p  h

superlish

finezhang 发表于 2017-5-4 13:58
3 s% y) I6 B- L请教在哪层画线，出gerber时怎样添加这一层？强行连接DRC没办法出gerber

请问下你这个有在原理图上有标示出来的吗？ 最好原理图也标一下，要不下次改版或者换别人做就不清楚这里强连是什么意思了，别人估计会当做短路处理了。

superlish

还有一种短接的，铜靠近点，弄最小间距不报错就OK，然后开钢网，一刷锡膏就连上了

& Q! V$ h! j' x1 }  Y6 M: R5 L0 l" n
1 w) [2 K% h: P  N

finezhang

没有明白怎样在封装里面：添加2个中间画个线（非走线层）
. T; Z# f" D; E# K  d333层怎样添加的

superlish

finezhang 发表于 2017-5-4 15:39
4 W( C$ V9 k, G0 c! U4 R- s. P没有明白怎样在封装里面：添加2个中间画个线（非走线层）
) @! x8 ~. c+ z4 w% \333层怎样添加的

0 e- l8 J! z+ {" f. j$ W% d% {

红尘2938

不出现DRC自己都不知道短路了

finezhang

superlish 发表于 2017-5-4 16:14

3 m, J* Z# @- C' K2 z: ?! F8 G- T5 G元件如果放到底层，top和bottom层怎样区分？
% S: J4 O' X/ m$ h- S0 J# S

這侽孓譙悴丶

一般一个板子允许短路的地方不会很多，允许短路的地方自己做的板子自己心里很清楚，把允许短路的drc隐藏即可，搞得那么麻烦！

superlish

finezhang 发表于 2017-5-4 17:35
元件如果放到底层，top和bottom层怎样区分？

不明白你要说什么？？ 放哪层就是哪层啊
6 Z5 K! H+ t0 [4 k5 t* p

finezhang

superlish 发表于 2017-5-5 19:56
不明白你要说什么？？ 放哪层就是哪层啊

1 f: a! C. B6 w) a已搞定，谢谢大侠耐心讲解！
/ a4 T* r7 z$ }9 W