问：PMOS做模块电路电源开关时，D极端电容放电等问题？

shiyi_jiang

原理如图。
$ {# c; L3 B: J# _0 f" ^这两天遇到了这么一个情况，问题好几个：
1、mcu是刚刚焊上去的，没有程序，根据MCU硬件配置，该电路控制IO应该是三态。
$ e! P0 X+ W- }2、给电路板上电，用万用表测D极电压约为1.6V，并逐渐上升，经过2-3分钟，VCC_BLK电压升至3.3V。
% [+ v5 a8 K  e& E6 d/ _8 o3、但，如果上电后先测S极电压（0V），再测D极电压，不需要经过2-3分钟时间，而是直接3.3V。
//以上情况，为什么在控制IO为三态的情况下，D极会出现这样的情况？
3 h8 F/ o" |( Y7 V
4 |$ {; Y4 B- A
4、断电瞬间，还是万用表测，D极电压0.2V，并逐渐下降。
5 i  ^/ O% M5 l! |' ]  L
+ @  U& ~$ \9 n. r//现在这个电路D极电容还很小，但如果是470uF这样的大电容呢？有必要并联一个放电电阻（470R）吗？可电路正常工作时，放电电阻带来的电流消耗呢？特别是电池供电的情况。

" N+ P( q' e3 v% }/ F
5、将控制IO线上串的电阻焊除，即断开控制IO。给电路板上电（G极悬空，S极3.3V），测得D极电压约1V。
& j- B0 E8 X; G& y) |! Y3 v//为什么D极会有电压？

以上，谢谢各位。

$ i! ~: m/ n8 n* p+ |+ E& q
: N3 P2 {2 B( u

myiccdream

6 H# }( q( R4 L+ i, f, ^
都不知道怎么说得好，
  z* G& O+ ~$ bPMOS的判定条件是 Vs 的电压与 Vg的电压 。比如Vgs= -4.5V完全开启。
你现在在S点的电压为3.3V。
然后Vg有可能是悬空也有可能是三态，但是不管是那种情况。 你觉得Vgs是不是负？

shiyi_jiang

myiccdream 发表于 2017-5-13 11:54
7 B- h, w+ Y5 J8 m- A' b! h都不知道怎么说得好，
PMOS的判定条件是 Vs 的电压与 Vg的电压 。比如Vgs= -4.5V完全开启。
0 k' |& d( w' K  Q) s2 `* R! l你现在在S点 ...

% d% b4 {7 I- a4 V$ ^1、这个MOS管门限电压是0.9V。2、不管是悬空还是三态，我认为都不会使MOS管开启，VGS电压不达标。问题是，D极有电压呀，怎么回事？
# p1 L) e6 ]( Y

myiccdream

shiyi_jiang 发表于 2017-5-13 12:03
1、这个MOS管门限电压是0.9V。2、不管是悬空还是三态，我认为都不会使MOS管开启，VGS电压不达标。问题是 ...

你的观点 是如果G极悬空，则无法满足Vgs 为负的XX情况。
2 o; q5 s- e2 D/ ], L这个观点是建立在理想的PMOS上。而实际是G和S之间有寄生电容。然后扯出一堆什么“米勒效应”Zzzzz的。
9 S2 T+ O% _! o5 `我的观点就是你设计的电路不应该让PMOS出现G极悬空和三态

shiyi_jiang

myiccdream 发表于 2017-5-13 12:34
1 J. @8 x. c& k  B! H7 u你的观点 是如果G极悬空，则无法满足Vgs 为负的XX情况。
4 U! A% f% }4 {5 O# F* m6 a这个观点是建立在理想的PMOS上。而实际是G和S之 ...

6 [) D( g- M6 l/ W应不应该另说，现在咱讨论这种现象的原因。

shiyi_jiang

再说明一下，这个问题是非常好解决的。在这里，只是讨论下MOS的特性，是什么特性导致这样的问题出现？！

Aubrey

PMOS的G、S 端要并联一个较大电阻（比如100K），让MOS管处于一个确定的状态，这样你量的才准确！ 开关频率太快还要并一个电容，对MOS管保护寿命和EMC有好处。

shiyi_jiang

Aubrey 发表于 2017-5-13 20:54
PMOS的G、S 端要并联一个较大电阻（比如100K），让MOS管处于一个确定的状态，这样你量的才准确！ 开关频率 ...

) N$ g' Q( h/ o- x" j* H3 }4 D  p嗯，谢谢。

hao2012

用万用表测电压慢慢上升不知道是什么原因，但是先测 G 极再测电压直接3.3 我觉得是万用表测量电压时内部有测量电阻把 G 极拉低了的原因吧

myl593799546

对于这几个问题，建议示波器抓一下上电波形，可能是上电瞬间有低电平，然后产生了沟道，CPU虽然马上变成高阻，但并没有完全关闭这个沟道

shiyi_jiang

hao2012 发表于 2017-5-16 08:58
用万用表测电压慢慢上升不知道是什么原因，但是先测 G 极再测电压直接3.3 我觉得是万用表测量电压时内部有 ...

7 a% r! r8 P7 R) I( ~我不了解万用表电压档输入结构，如果万用表电压档那边有对地电阻的话，倒是会出现这样的情况。
' X7 B2 J( E2 J- r0 c& ~

shiyi_jiang

myl593799546 发表于 2017-5-16 09:57
5 I, P  m; K* u7 Z对于这几个问题，建议示波器抓一下上电波形，可能是上电瞬间有低电平，然后产生了沟道，CPU虽然马上变成高 ...

这个的确有点不明白。
# D4 l/ Y' y6 Q: @+ K) _' z0 R

xanthecrab

我觉得是Cgd/Cgs电容比与Vds/Vgs电压比这两个比值之间的问题，解决方法确实很多，如果有兴趣你试试将3.3V电压变成更低或更高的电压，现象就会更明显了。

huo_xing

这个可能是设计缺陷，mos的g级状态必须是确定的，
gs间加个大些的电阻，再看看现象是否改善

shiyi_jiang

huo_xing 发表于 2017-5-22 10:41
6 F( Z5 \2 h, }+ R- _这个可能是设计缺陷，mos的g级状态必须是确定的，
5 [. a6 X) W  B* s: v0 Ygs间加个大些的电阻，再看看现象是否改善

是的，MOS管G极要求状态确定。