找回密码
 注册
关于网站域名变更的通知
查看: 3137|回复: 18
打印 上一主题 下一主题

【晶体时钟GND的layout方式】

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-6-30 17:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
想请教一下大家,平时碰到晶体时钟都是怎么处理晶体的GND呢? 是单点接地还是满接呢?单点接地的话 是仅隔离top层GND,还是隔开哪几层?谢谢啦~& u3 t' ~4 O& r9 u8 S1 q: g; a3 ]

该用户从未签到

推荐
 楼主| 发表于 2017-7-3 14:09 | 只看该作者
bruce777 发表于 2017-7-3 13:42
' R6 y7 Y7 J# ]5 @3 C- F8 A圖片上面有說 No GND or Power plane "under"  oscillator components 以減少寄生
/ [0 K7 f( T- h: s/ D' j應該就是內層要隔離的意 ...

( c/ x3 ]. y& |3 P2 _$ t+ ]看到了,只是感觉no gnd or power plane这种做法更少见,一般晶体下都是有GND的吧,只是是否隔离开的问题。
1 W9 ^0 J/ ?& u4 G

该用户从未签到

推荐
 楼主| 发表于 2017-7-3 09:52 | 只看该作者
zouliecai 发表于 2017-6-30 21:50
. v' l4 K8 K) u正常接、单点接都有,一般单点的话只隔离表层,如果旁边有干扰模块隔离一下最好
1 J" \. M6 O! W1 U/ ^' m7 }
嗯嗯~   那内层呢? 有将晶体下方的GND平面也隔离开的做法吗?
3 u0 v8 q$ {) H! e- Y5 @' Y

该用户从未签到

推荐
发表于 2017-7-5 11:13 | 只看该作者
根据具体设计,最好是把所有地连在一起,在短接电容的地管脚出单点下主地。有条件的话从元件面开始到第一个主地之间的平面全部挖空,有效隔离串扰和热传导。

该用户从未签到

2#
发表于 2017-6-30 21:50 | 只看该作者
正常接、单点接都有,一般单点的话只隔离表层,如果旁边有干扰模块隔离一下最好

点评

嗯嗯~ 那内层呢? 有将晶体下方的GND平面也隔离开的做法吗?  详情 回复 发表于 2017-7-3 09:52

该用户从未签到

3#
发表于 2017-7-1 18:57 | 只看该作者
Using the 16 MHz Crystal Oscillator

AN2500_Crystal.bmp (559 KB, 下载次数: 17)

AN2500_Crystal.bmp

点评

如果是4层板,就是中间的两层在晶振下方挖空,第四层呢?也挖空么?是这意思么?  详情 回复 发表于 2017-7-3 15:39
也是表层隔离GND是吧? 内层呢?需要隔离吗?  详情 回复 发表于 2017-7-3 09:51

该用户从未签到

5#
 楼主| 发表于 2017-7-3 09:51 | 只看该作者
larryfarn 发表于 2017-7-1 18:57
7 [; W. Y9 ~. r/ }1 V$ z9 UUsing the 16 MHz Crystal Oscillator

8 S$ [/ l% h) ]% @0 \. f5 f" S6 S1 X也是表层隔离GND是吧?   内层呢?需要隔离吗?
  • TA的每日心情
    开心
    2021-6-30 15:00
  • 签到天数: 1 天

    [LV.1]初来乍到

    7#
    发表于 2017-7-3 13:37 | 只看该作者
    内层也曾经晶振下方隔开过,这样的做法很少用

    点评

    哦哦~ 好的,多谢~  详情 回复 发表于 2017-7-3 14:10

    该用户从未签到

    8#
    发表于 2017-7-3 13:42 | 只看该作者
    圖片上面有說 No GND or Power plane "under"  oscillator components 以減少寄生6 h5 v( T( D& {: I5 T. @7 @
    應該就是內層要隔離的意思.

    点评

    看到了,只是感觉no gnd or power plane这种做法更少见,一般晶体下都是有GND的吧,只是是否隔离开的问题。  详情 回复 发表于 2017-7-3 14:09

    该用户从未签到

    10#
     楼主| 发表于 2017-7-3 14:10 | 只看该作者
    juanbu 发表于 2017-7-3 13:37/ N) T" D; c" I9 d! W5 G- o2 k; j
    内层也曾经晶振下方隔开过,这样的做法很少用

    - S: P/ M3 a; W& @3 i哦哦~ 好的,多谢~+ U# m/ v8 m% r  j

    该用户从未签到

    11#
    发表于 2017-7-3 15:39 | 只看该作者
    larryfarn 发表于 2017-7-1 18:57
    - m( @4 _- W/ GUsing the 16 MHz Crystal Oscillator

    5 a  x+ k8 y9 q6 ?% W% e如果是4层板,就是中间的两层在晶振下方挖空,第四层呢?也挖空么?是这意思么?
    . F% t' @  L. B
    - {  V7 `' B4 t( f! m( `2 `( C8 E4 M; b# s0 o: O2 p7 @" r  u4 [

    点评

    一般是top和第二层挖空,三层必须是地  详情 回复 发表于 2017-7-4 16:22

    该用户从未签到

    13#
    发表于 2017-7-4 16:22 | 只看该作者
    wshna0221 发表于 2017-7-3 15:39
    ) x' @* Y& M: ^  N% R如果是4层板,就是中间的两层在晶振下方挖空,第四层呢?也挖空么?是这意思么?

    3 g3 l/ F  t5 T一般是top和第二层挖空,三层必须是地

    点评

    多谢!  详情 回复 发表于 2017-7-5 11:27

    该用户从未签到

    14#
    发表于 2017-7-4 17:04 | 只看该作者
    晶体和晶振的处理方式还是有区别的.

    点评

    嗯嗯~ 前面是我笔误,这里讨论的都是晶体的layout方式~  详情 回复 发表于 2017-7-5 09:57

    该用户从未签到

    15#
     楼主| 发表于 2017-7-5 09:57 | 只看该作者
    平流层 发表于 2017-7-4 17:04
    5 e, w+ o( U2 z晶体和晶振的处理方式还是有区别的.
    , z+ W4 N' L7 n$ A- @0 A2 ^
    嗯嗯~  前面是我笔误,这里讨论的都是晶体的layout方式~  ~: O. Q' M2 }$ [
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-15 08:56 , Processed in 0.171875 second(s), 38 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表