2017年7月23日公益PCB评审报告节选

jacekysun

pcb 发表于 2017-7-24 14:49
) O% ]+ V: K) r# IDDR3没有这个要求

对，我也看到DDR3没要求DQS和clk有相关联的
* c7 O4 d2 a: z- U

eda1057933793

EDA365QA 发表于 2017-7-24 08:41
* G# w5 ?7 h4 V; V: U  g: d- D; G4.  DDR下拉都应在末端.

1 N, t( f9 ]$ R; @1 w/ `3 s) w8 N  N是指的vtt的电阻吧，这个端接电阻放在哪里应该看走的拓扑吧，如果是fly_by，就需要放在末端颗粒，现在看这个图走的是T型拓扑，是不是放在中间的T点位置？

eda1057933793

EDA365QA 发表于 2017-7-24 08:41
5.  时钟与DQS差太大了.

4 y& r" ]( E! ^8 o看图片，地址、控制、时钟线走的是T型拓扑，而数据线走的是点对点的，那么时钟和每组数据线的dqs该怎样控制，datasheet里应该有写等长控制要求，这种的应该是到每片颗粒的时钟线长度比到该颗粒的dqs长一定的数值是吧。
% \5 B+ E" t% ]% j. ]

fengyu6117