找回密码
 注册
关于网站域名变更的通知
查看: 832|回复: 7
打印 上一主题 下一主题

芯片的掉电时序

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-8-2 15:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
DSPARMFPGA,POWERPC等处理器都有芯片的上电时序的要求,芯片的掉电时序好像也是有要求的
- B' L1 [( B8 |) `; P4 j3 T: O如果设计的时候不考虑芯片的掉电时序会不会有什么影响?
, k1 `9 r1 K8 |7 D4 h1 j

点评

支持!: 5.0
支持!: 5
試試看不就知道!^_^  发表于 2017-8-2 22:16

该用户从未签到

2#
发表于 2017-8-3 09:24 | 只看该作者
我们这里都只管他的上电时序,掉电都没怎么理,也正常用了好久了

该用户从未签到

3#
发表于 2017-8-3 13:54 | 只看该作者
一般掉电时序测试是在快速启动中可以验证出来,开关机快速有没有问题  

该用户从未签到

4#
发表于 2017-8-4 14:01 | 只看该作者
有可能造成器件损坏。

该用户从未签到

5#
发表于 2017-8-6 13:33 | 只看该作者
主要考虑是程序是否错乱:掉电的时候如果对存储设备做写操作容易出问题。所以掉电的时序一般是以存储设备的电压有关系。

该用户从未签到

7#
发表于 2018-2-28 13:44 | 只看该作者
不是先考虑上电顺序么
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 17:30 , Processed in 0.156250 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表