仿真的DDR2的data信号接收端有个小台阶是什么原因造成的啊？

honejing · 发表于 2017-9-19 14:54

猜測一下: 藍色為 Tx, 紅色是 Rx才對，那個台階是遠端全反射回近端所造成，你仿真的 Tx 的 Ro=50, TL 的 Z0=50。

zuoanwind · 发表于 2017-9-20 15:43

honejing 发表于 2017-9-19 14:54
8 G2 H% R8 E2 \. p; O5 |& T猜測一下: 藍色為 Tx, 紅色是 Rx才對，那個台階是遠端全反射回近端所造成，你仿真的 Tx 的 Ro=50, TL 的 Z0 ...

厉害！TX和RX确实看反了，从反射角度确实解决了这个小台阶问题，DDR端加了个33R的电阻，效果比调ODT好

AD9_PCB · 发表于 2017-10-20 14:20

zuoanwind 发表于 2017-9-20 15:43
& @1 C5 Y0 Y; j2 b厉害！TX和RX确实看反了，从反射角度确实解决了这个小台阶问题，DDR端加了个33R的电阻，效果比调ODT好:lo ...

你说的DDR端加33欧姆电阻。指的是布局的时候放在DDR端还是cpu端？

AD9_PCB · 发表于 2017-10-20 14:20

zuoanwind 发表于 2017-9-20 15:43! T8 g9 ?8 J3 Q' c9 S
厉害！TX和RX确实看反了，从反射角度确实解决了这个小台阶问题，DDR端加了个33R的电阻，效果比调ODT好:lo ...

你说的DDR端加33欧姆电阻。指的是布局的时候放在DDR端还是cpu端？

AD9_PCB · 发表于 2017-10-20 14:20

zuoanwind 发表于 2017-9-20 15:43
* ]" N$ a& {: T/ P7 y2 U1 r5 K厉害！TX和RX确实看反了，从反射角度确实解决了这个小台阶问题，DDR端加了个33R的电阻，效果比调ODT好:lo ...

你说的DDR端加33欧姆电阻。指的是布局的时候放在DDR端还是cpu端？

zuoanwind · 发表于 2017-10-24 20:28

AD9_PCB 发表于 2017-10-20 14:207 @3 u5 n" C6 g# c, O* L
你说的DDR端加33欧姆电阻。指的是布局的时候放在DDR端还是cpu端？

放在靠近DDR的地方，我试了下离DDR的pin脚250mil内都可以

clp783 · 发表于 2017-10-27 16:22

再次路过。

wjy870825 · 发表于 2017-12-7 21:27

很好很强大

wjy870825 · 发表于 2017-12-7 21:27

牛逼的资料，赞一个

wjy870825 · 发表于 2017-12-7 21:27

:):)

wjy870825 · 发表于 2017-12-8 19:03

看一下，学习学习

jxcrleo · 发表于 2017-12-20 11:28

可以

coolboy_wang · 发表于 2019-4-29 09:07

看一下，学习学习

帐号		自动登录	找回密码
密码			注册

推荐内容 /1