xilinx demo DDR4&PCIE3&optical module

beebeevincent

$ T! {. g4 I! b
这个板子个人感觉挺好的，BGA BREAK OUT全部使用VIA IN PAD的方法。 PCIE是削手指的工艺，外围有很多高速的光模块差分信号。 有不少可以学习的地方，和大家分享一下；
8 Z3 r. S7 S' c7 a5 L$ G) \8 a注意文件是 allegro格式的
, S4 C! S9 ]- R

游客，如果您要查看本帖隐藏内容请回复

. U. q) X& @' g, f& L

3v3__yiya

qingtian52014 发表于 2018-1-5 15:04
, d2 p1 X+ t" y3 k+ F, `谁讲下 LAY20信号层，同层的DDR4的走线，同层为何不走一样的线宽？  其体现在DDR4的 地此线上面。若说是夹 ...

对于差分线来说，前后两段线宽有差别，原因有两点，1.按原线宽出线，走线间距太近了，怕加剧串扰，所以改成小线宽来走线，同时小线宽和原线宽阻抗控制都可以做到一致的，就不存在阻抗不连续的情况。2.生产工艺的问题。对于单端走线那边，不同的线宽阻抗肯定会失配，但是主要小线宽这一段距离尽量小，满足芯片的要求，问题不大的
- }7 D7 B' b3 u

muzhengdong

qingtian52014 发表于 2018-1-5 15:04
! C; C0 e" d8 r5 c- N谁讲下 LAY20信号层，同层的DDR4的走线，同层为何不走一样的线宽？  其体现在DDR4的 地此线上面。若说是夹 ...

1.是不是跨平面分割了的地方，所以才需要进行加粗
0 T" o1 \. T* O' s/ k: f2.走线加粗本身就有抗干扰的能力增强
5 l: a2 ~6 N1 H( F5 Y3.我的问题是这样线宽不一致，突然改变，会造成阻抗突变？你这个是参考上的经典？
4.参考文件的权威度是如何？
' \2 M& }' B) M* D9 j5.我老是金币不够下载不到，可以分享给我？766267001@qq.com非常感谢，我也想学习下好的做法？一起探讨下
7 S/ n% u* p- c

候天怡123

这个板子个人感觉挺好的，BGA BREAK OUT全部使用VIA IN PAD的方法。 PCIE是削手指的工艺，外围有很多高速的光模块差分信号。 有不少可以学习的地方，和大家分享一下；)

llyygg

学习一下，非常感谢

Haiting32451

学习一下

zhenli888

学习一下

lhhuan

学习

rongzhai

学习一下

wcz83

学习一下，非常感谢

zhangzuo

学习学习
: c( |2 q9 x; s8 B1 p+ T- r

dqwuf2008

看看啊

dqwuf2008

有没有原理图啊，有原理图就更好了

sjj372674200

下载学习了
8 k' N" P$ m5 a, }# N

IO357

学习一下

IO357

学习一下

marco5512

学习一下，非常感谢
2 L) O: {6 f: v5 \' s8 V4 P, D

zc333

学习一下