HDL显示成功导入到PCB，网络却没有变

千秋一叶君

原理图改了，PCB里却没有变，为什么啊？求大神
- V- E, ]# Z/ L6 y, E/ W4 t9 \7 z

RickGao

你HDL画原理图后package有没有成功？如果package没有问题，那么你可以把之前的一些shape或是cline给clp出来，然后把shape或cline删掉再导板子，应该就可以了。

千秋一叶君

RickGao 发表于 2017-11-13 09:52
2 i2 ?$ Z6 l: W7 H你HDL画原理图后package有没有成功？如果package没有问题，那么你可以把之前的一些shape或是cline给clp出来 ...

) v3 y' W" r4 ]; A那如果是改版怎么办。。

/ u# L! D" e/ a. ~# H

gleefly

问题太笼统，可能原因多！！！

xyylucky

到网表的时候，选项没勾对。

千秋一叶君

xyylucky 发表于 2018-3-14 12:00
: E' K$ R4 a: ]5 F! ]- X( q到网表的时候，选项没勾对。

是的，少勾了
, [- }+ ], p0 t

lee.cn

楼主，运行Export physical,出现如下错误 ERROR(SPMHNI-175): Netrev error detected.  ERROR(SPMHNI-342): Design flow is Constraint Manager enabled, require pstcmdb.dat and pstcmbc.dat files. 请问如何解决

alan_china888

千秋一叶君 发表于 2018-10-9 08:31
# e& [0 A9 g" K/ S4 e是的，少勾了

怎么解决的