讨论：FPGA根据PCB布局决定原理图连线

worldsnap

我在布一块BGA封装FPGA的电路板，想到一个问题。
一般的SOC处理器在外接SDRAM等芯片时，在BGA芯片设计时就考虑了连线的方便性，BGA引脚在出线后就能和SDRAM引脚直接一对一相连，
基本不需要交叉就能直接连到SDRAM。
# _. N. {, F6 |/ b但如果是FPGA，问题就来了。
( U" U" w& m! c8 S: {一般的说，FPGA是可以随意安排IO功能的。如果要接另一个引脚很多的BGA元件，比如说DSP，基本上要把DSP的总线都连到FPGA，如果FPGA和DSP的引脚也能够理顺的话（线没有交叉），一根连接线（两边均为BGA）基本上不需要打三个以上的过孔，布起来要方便得多。但是在事先画原理图的阶段想在原理图上一下子理顺基本上不可能。而且既然是两边都是BGA，最外侧两圈引脚可以从顶层Fanout，内侧还需要用底层或者更多层，这样要把互连线理顺起来更复杂。
* T5 W1 {! ?4 Z( Z# w, T( I' Y
6 d/ F/ F6 F0 L3 M我现在想到的办法是把DSP侧的BGA先Fanout出来，用一小段track把各脚先从各层引出，这样就基本上确定了走线的顺序（各层的线不需要交叉就可以走到FPGA)。再把FPGA的引脚用小段的track从各层引出，再根据两边track的顺序，在原理图上一根一根的按顺序接起来。
# k1 X6 K: q3 T当然这样做的好处是布线很美观，SI问题易于保证，缺点是这个过程太麻烦了。效率非常低。
( M+ l3 E$ n' o* Q) f
请大家支下招，有没有较为方便的办法完成这个事？

chenhaikun

太复杂啦

jimmy

可以用SWAP PIN的功能来实现
& \9 V6 {+ B+ l, p+ o$ K: t
  V3 p5 L1 C- l# {$ Q然后再ECO FROM SCH,很方便.

dingbinhot

楼上说得对。。一一对应修改再同步到PCB。。人家写程序看CKT就OK了