PCB叠构有两层power相邻，且相距5mil，会有什么影响啊？

zuoanwind

PCB的第四层和第五层是电源层，距离只有5.118mil，这样叠层电源层形成个大电容，会不会对静电有影响？
7 i4 t. B% n* o

: o6 v$ ^9 v. W5 i3 W

zuoanwind

L2和L7是地，L4和L5是电源，电源层这么近只有5mil会有什么不好的影响吗？

Emerson

电源层不推荐邻层重叠，电压差越大越不好，可参考电容的原理。

zuoanwind

Emerson 发表于 2017-12-20 14:12
# g1 x1 a& y5 `' r; w" h9 Y( n9 z电源层不推荐邻层重叠，电压差越大越不好，可参考电容的原理。

是因为两块电源平面之间会产生交流噪声吗？
2 ]# j3 |) j) j; _

wjy870825

看看

soin

這疊層感覺是intel芯片的相關的
8 i8 I6 b; R6 M看疊層設計
應該不是太過極端的產品
基本上5mil不會有什麼問題
如果會擔心就加厚至6mil或更高
相鄰的pp厚度差一點不會影響太多阻抗
4 w$ g, r8 G' v沒什麼問題

steveshi

电源和地小于8mil可能存在介质击穿问题。