找回密码
 注册
关于网站域名变更的通知
查看: 4506|回复: 14
打印 上一主题 下一主题

求教~allegro 中 T型 拓扑结构怎么设置等长?FPGA 到两个并联的DDR

[复制链接]
  • TA的每日心情
    开心
    2023-7-12 15:28
  • 签到天数: 70 天

    [LV.6]常住居民II

    跳转到指定楼层
    1#
    发表于 2018-1-12 15:31 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    求教~allegro 中 T型 拓扑结构怎么设置等长?FPGA 到两个并联的DDR" }' u- N9 R- ]; y9 D; m

    该用户从未签到

    2#
    发表于 2018-1-12 16:35 | 只看该作者
    因題目不夠清楚 , 因此無法很明確地回答 , 大致作法如下4 t' V9 T- t+ J2 m2 L6 r* `: c5 ^9 T0 _
    1.  先用 net schedule 把原來的鼠線型態改成中間加入 T點的分支狀鼠線.4 y6 r' Q- q4 A$ j3 I6 r1 a8 k
    2. 在Constraint manager  的 Electronical Consstraint 看你的等長是相對長度的等長還是以之長度的等長來選擇是要用 Reltive Paragation delay 或是 Min/max paragation delay 來控制.  g& C7 G2 X) R! W
    3. 建立 pin-pair
    4 @' k, a: \- b$ m: n+ N... 其他的操作論壇中有 , 請自行搜尋

    点评

    T型连接点太麻烦了,刚才想个办法,FPGA 到两个DDR 分别设置pin pair 设置两组matchgroup ,分别等长。。。  详情 回复 发表于 2018-1-12 17:32
    谢谢~目前是按照建立T型连接点,然后绕等长,目前卡在等长目标线上,因为有好几短线,不确定绕哪段,pinpair还没设置,我先把pinpair 处理些下~我建立T型连接点步骤 是先取第一个DDR的pin 到中间连接点,再选FPGA上  详情 回复 发表于 2018-1-12 16:57

    该用户从未签到

    3#
    发表于 2018-1-12 16:50 | 只看该作者
    如果要分支也等长,需要设置T点分三段设置等长,如果不需要分支全等长那就直接设置PIN对等长即可,打孔往中间靠,不够就绕一小段分支线9 E  A- X! P: @$ h' x1 B) L- x
    4 p2 o- m2 `% n
    建议: 你先不管空间什么的,把器件放对称,孔打中间,然后连线,整明白了在按实际情况做

    点评

    谢谢~目前是两个DDR走线基本一样,FPGA统一往上走,然后分别向左右DDR连接,是否可以只需要保证往上那段线等长?我对T型绕等长不是很理解=-=然后设置如果设置pinpair 要怎么设置?直接选 FPGA到电阻? data:image/pn  详情 回复 发表于 2018-1-12 17:12
  • TA的每日心情
    开心
    2023-7-12 15:28
  • 签到天数: 70 天

    [LV.6]常住居民II

    4#
     楼主| 发表于 2018-1-12 16:57 | 只看该作者
    procomm1722 发表于 2018-1-12 16:35& ?. m1 ^6 J# D4 n  m
    因題目不夠清楚 , 因此無法很明確地回答 , 大致作法如下9 E' t* R# l1 ~; W# d
    1.  先用 net schedule 把原來的鼠線型態改成中間 ...

    : u$ F1 g" Y3 J8 B( @- W+ k8 u谢谢~目前是按照建立T型连接点,然后绕等长,目前卡在等长目标线上,因为有好几短线,不确定绕哪段,pinpair还没设置,我先把pinpair 处理些下~我建立T型连接点步骤 是先取第一个DDR的pin 到中间连接点,再选FPGA上的pin ,然后回到中间连接点,再去选第二个DDR的pin ,然后回到中间连接点,这样是否正确?还是先连DDR的最后再连到FPGA?
    8 h1 r6 b3 G7 T; m$ W
  • TA的每日心情
    开心
    2023-7-12 15:28
  • 签到天数: 70 天

    [LV.6]常住居民II

    5#
     楼主| 发表于 2018-1-12 17:12 | 只看该作者
    本帖最后由 zyhuangj 于 2018-1-12 17:15 编辑
    & Y& C% o# X! L3 `  |& X
    superlish 发表于 2018-1-12 16:507 r' [4 d# M( J
    如果要分支也等长,需要设置T点分三段设置等长,如果不需要分支全等长那就直接设置PIN对等长即可,打孔往中 ...

    7 {; J9 j( g5 e3 P! O谢谢~目前是两个DDR走线基本一样,FPGA统一往上走,然后分别向左右DDR连接,是否可以只需要保证往上那段线等长?我对T型绕等长不是很理解=-=然后设置如果设置pinpair 要怎么设置?直接选 FPGA到电阻?% `, L7 x3 g4 ?: R  L

    6 ]7 x, `0 u- d2 b4 O# ?) g. _- h" Q; ?
  • TA的每日心情
    开心
    2023-7-12 15:28
  • 签到天数: 70 天

    [LV.6]常住居民II

    6#
     楼主| 发表于 2018-1-12 17:14 | 只看该作者
    这图片怎么添加的。。。。。。

    1515748303(1).jpg (128.19 KB, 下载次数: 13)

    1515748303(1).jpg

    1515748379(1).jpg (32.99 KB, 下载次数: 8)

    1515748379(1).jpg
  • TA的每日心情
    开心
    2023-7-12 15:28
  • 签到天数: 70 天

    [LV.6]常住居民II

    7#
     楼主| 发表于 2018-1-12 17:32 | 只看该作者
    procomm1722 发表于 2018-1-12 16:35
    9 H  G+ q% u- t4 W4 S  K因題目不夠清楚 , 因此無法很明確地回答 , 大致作法如下+ d& R7 }$ q1 O
    1.  先用 net schedule 把原來的鼠線型態改成中間 ...
    3 t! ~. q4 ^9 @, P+ N: U
    T型连接点太麻烦了,刚才想个办法,FPGA 到两个DDR 分别设置pin pair 设置两组matchgroup ,分别等长。。。

    该用户从未签到

    8#
    发表于 2018-1-12 17:57 | 只看该作者
    表层扇出都是一样的,内层两边保证差不多就好了,一层就可以连完,其他就绕公共端,
    + Q* t+ d$ z( Y) o如果设置T点会复杂点,如果不要求每个分支全部等长的话,没必要设置T! _4 W; O; f# ?) }! {

    * \1 i. p" x% o: b
    ! U0 `3 A& K  _+ p; O1 |  K* h

    该用户从未签到

    9#
    发表于 2018-1-14 09:34 | 只看该作者
    楼上这个方法好!
  • TA的每日心情

    2024-8-4 15:31
  • 签到天数: 1 天

    [LV.1]初来乍到

    10#
    发表于 2018-1-15 13:02 | 只看该作者
    :):):):):):)
  • TA的每日心情
    开心
    2025-10-24 15:18
  • 签到天数: 206 天

    [LV.7]常住居民III

    11#
    发表于 2018-1-15 15:27 | 只看该作者
    学习了,谢谢

    该用户从未签到

    12#
    发表于 2018-1-16 09:21 | 只看该作者
    T型设置容易出错,你直接设置单片的规则,但是你设置之前先自己把孔到2片的这段线等长,这样你就只需要绕公共端,然后2组等长就一起等长了。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-27 22:17 , Processed in 0.171875 second(s), 31 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表