|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
大规模芯片都集成了很多功能模块，但是在实际的电路设计中不可能把芯片所有的功能模块(或者说接口)全部用上，因此总会有或多或少的管脚会“用不上”，那这些未用的管脚一般怎么处理呢?
' G! j2 b0 D: }' R管脚一般大致分为如下几类：( [- M1 s( k( m
1）input 输入；# J. n0 F6 s! p8 x& l
2）output 输出；
) n* d1 ], B) o o( v! T3）Bidirectional 输入/输出+ V6 o2 e. I! j: @4 r. }) X
4）power 电源地
3 c% }2 V, [# T6 ^, z- D8 G, I3 y! `5 n* V9 _7 b
2 V; M/ s* c7 ^1 p2 h# G4 b
于输出管脚Output pin，除非芯片有特殊说明和要求之外，都是可以直接悬空处理的；
4 W2 x( N5 Z+ Y# g" m8 x既是输出又是输入的Bidirectional，一般这一类管脚通常就当做输出管脚来看待即可；
) b% R0 o( _' V2 M% K- g7 ginput 对照器件手册里说明的设置：4 I- f: @& C* i2 C
1）时钟输入类功能的管脚，不用时直接接地处理或者通过一个下拉电阻接地，防止管脚受到干扰影响芯片正常运行；
T A4 f+ h" d; v9 R) c2）一些使能控制类的管脚，如果不使用，最好上下拉到一个固定的功能触发电平，让管脚有一个稳定的参考电平输入；
4 B m* e7 w" O. q, p' o3）对于硬件配置类功能的管脚，不用时也需要固定为高电平或者低电平，当然大多数的芯片内部一般都有默认的上下拉匹配，也可以选择悬空处理，但是如果是比较敏感的信号的话，外部一个强制的上下拉会可靠很多；* V6 w8 O" w% X$ X2 Q! a
4）对个别管脚在不确定的情况下，最好把上下拉电阻都预留，调试的时候可以根据实际表现来选择是上拉还是下拉；
" \* f: m W: B6 Q5 q$ L3 Z2 V: M7 P4 M3 F6 v1 K
5 `" q d- `$ q& }5 g4 o% r! [各位大神们 ，这样是不是就比较全面？还有什么需要注意的吗？# Z8 g4 h" C3 I) j2 ]% o0 q
|
|
[复制链接]
/1 
发表于 2018-4-11 10:19
收藏
淘帖
支持！
反对！
