Cadence Sigrity QIR2 更新 | XtractIM

Cadence_CPG_Mkt

▍本文描述了Cadence® Sigrity™产品QIR2 的新增功能。

---

XtractIM

本节介绍Cadence® Sigrity™ 2017 QIR2版本中XtractIM™的新增功能。

4 h9 O& o: o1 U0 S/ T2 a7 ?

在MCP header中添加了去耦电容引脚

在该版本中，去耦电容的引脚信息被添加到由XtractIM生成的SPICE模型的MCPheader中。

  i- a) [/ i, O2 T

添加了新的选项来显示所有网络的阻抗和耦合结果，用于多Die封装设计

在该版本中，EPA模式中增加了一个新选项，用于显示多Die IC封装设计中所有网络的阻抗和耦合系数。

在以前的版本中，每层每次只能显示一个DIE到BGA的阻抗结果。

基于引脚的SPICE模型中增加了用于电路节点命名的新选项

在该版本中，添加了一个新的选项Circuit Node Name Format [Component] ! [Net Name] @ [Pin Name] 以提供另一种方法来定义电路节点名称的分隔符号。

选择此选项时，元器件名称和网络名称由！分隔，网络名称和引脚名称由@分隔。

在以前的版本中，基于引脚的SPICE模型中用于电路节点命名规则的分隔符号是下划线(_)。例如，U1_U1-A1。

. `( O$ Z0 v3 T, w- C7 q3 K# D1 V6 L5 D' I

添加新选项用于在RLC报告中显示提取频率

新增加了在表格和图形结果中显示频率的选项，用于以GUI或者report方式查看仿真结果时，显示RLGC提取频率。

每个网络的RLC：
$ T" H# A' G: b0 b! X' Z5 C

RLC表格：

添加了新的Tcl命令

模型提取模式中添加了以下新的Tcl命令：

• 导出耦合项的阈值
• 优化的带宽
  
  # f7 w( \' |/ f
  • 电路拓扑
  • 提取的频率范围
    
    

5 Y% E- |8 ?. Z, Y

0 x# z0 B' F" z7 N+ b1 i1 M4 s- f

. K6 {5 Z- v6 v" t4 Q) y5 U! k

欢迎您的评论！

您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
5 U$ @6 L/ ^& s* F5 l  x) Q

zyk_123

顶一下

zyk_123

顶一下

zw04043007

请问 Module Type中的 IBIS/RLGC 和 Optimized Broadband 两种方式有什么区别？为什么提取时间差别那么大？