设计规则检查时报错？

poplarni

打开菜单tools-》design rule check时发现有一个错误：
8 j; }& q; L2 O7 _Processing Rule : Short-Circuit Constraint (Allowed=No) (All),(All)
   Violation between Pad S1-M(55.7784mm,163.7538mm)  Multi-Layer and
6 M, ~" J& C5 v4 |+ e3 P& o                     Area Fill (53.4289mm,160.1343mm) (58.5089mm,167.3733mm)  Top Layer
% L( @, m: Y* M/ z: hRule Violations :1
7 |6 S8 m+ H% C; w如图：
% @* |' _; T$ U: C2 Z3 _$ u# {8 \/ W
谁知道咋回事噢，那个areafill是啥阿，toplayer我知道是红色的那片，但是没看到线阿？

yihafewu

你顶层的填充（最大的那块红色）和焊盘M，两个不是同一网络的东西叠加在一起，就短路了！

RYAN505

此問題系正常的，可以不予以理會即可

poplarni

恩，不理会，这是标准库的

zpwang

我觉得应该修改一下PCB元件的管脚好.不要养成不理会的坏习惯.