|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
我在画ATMEGA32的part时,定义好了管脚,保存时出现 Warning: Duplicate pin name on Gate A - Logical pin 5 - Pin name VCC
: c1 L; l. F, n4 {1 [. a- c' Y) _4 b. Z( A9 ^8 |* N4 W
g. w$ B _# p0 S0 A8 v其意思就是我的定义的管脚名有重复了.以VCC为例.
3 c! O/ h5 T' h/ z! @' { o4 e0 @% H) D! r
; f6 F+ Q/ Z h5 a" i解决方法:
0 `, l2 p* \! x3 p, L" i% j: D1 M* V: G6 I& v# B4 @; B
1 将原为VCC的管脚分别定义成VCC0,VCC1,VCC2,以让其不再重复.
( K0 M# {' o/ ~- r$ k
+ i- ]9 H9 U6 @3 d" z* |+ F/ f" J5 t( U
请问各位同仁是否还有其它方法?' l$ L3 U) h3 i% N
: N( r% |! S2 s- b. w2 X% ^
& c1 d6 h2 R( w" N. f" v# M' e
|
|
/1 
发表于 2009-2-8 12:08
收藏
淘帖
支持！
反对！
楼主