Cadence16.X中Verilog file如何支持Pspice仿真

zrkdzsj521

目的：设计了一个驱动控制电路（包含了触发逻辑功能，较复杂），打算用cadence-Pspice仿真；
' F8 a, o: y0 h" g/ r) A+ J方法：驱动和实现通过分立器件（电阻、电容、电感、MOS管、隔离驱动IC等搭建），逻辑触发功能打算通过编写的Verilog代码去实现（如果用数字电路的话，太复杂了）；

/ ], o4 d4 ^& e1 G
目前问题：不知道如何通过Cadence新建的Verilog file，实现生成.lib库文件（.olb符号库文件已经会生成了）；
4 }) F% W7 o3 ~- V* V: z

其他问题：基于Cadence这类硬件仿真的电路，有其他较为简单的方法去实现Verilog（或VHDL、或C/C++等）与硬件电路的联合仿真吗？


当然也有比较强力的办法：自己已经知道触发逻辑的功能，按照IBIS、Pspice的规范，自己编写相关的模型，这个办法肯定是可以的，不过难度挺高。
* G) z7 T8 M: M* X, k! B/ z

% E3 L; B0 M# |, ^求大神指导指导，谢谢。