求助，PCIe链路必须Retrain才能跑到Gen3

yixuan898

问题解决了吗？

yixuan898

gavinhuang 发表于 2018-7-19 19:16
" O, Q" v# q  P- U8 Z谢谢你的回答，以下是你提到的补充信息：

1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...

- u7 R) |0 R; E4 s. R你的上行端口是port几

gavinhuang

yixuan898 发表于 2019-5-2 12:10
你的上行端口是port几

没解决，一直用软件retrain的办法，将就用着。

8 W! \1 t/ o; Q" D8 h" p* ?我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。

这样接有什么问题吗？

yixuan898

gavinhuang 发表于 2019-5-4 10:36
0 }% C! d  h* Y* `& S1 g7 i, O% ]没解决，一直用软件retrain的办法，将就用着。
& A, B, C9 S: R7 R8 z9 j/ k
我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

6 y$ ^8 H7 ^) w$ ^" D你 加我的qq：1098549099 以前我也遇到过

yixuan898

gavinhuang 发表于 2019-5-4 10:36
- U0 p8 P" g0 h没解决，一直用软件retrain的办法，将就用着。
( Z; [0 {% O1 j9 j% g6 H3 O+ Z
我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

! Q) r8 w4 m, `7 W使用的方法一样X8上行，4X4下行

gavinhuang

yixuan898 发表于 2019-5-5 13:04
1 W" Y. W5 r6 G; }0 n# `你 加我的qq：1098549099 以前我也遇到过

你的QQ加不上啊，能不能加我：318682564，谢了
0 h. n6 E4 c; ?. }$ Q) y

xiangyili

请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
6 v: `4 v4 m: i) \1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.
2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.

jiangchao3392

学习学习mark

hitechor

PLX没出一个修改这个Bug的芯片么
这样用，太闹心了

! p6 e) w  q4 T% I, ~87系列的都有这个问题，别的估计也是坑

chinest2010

你好，你们的PEX-8724在画PCB的时候有做pin delay?

无疑是什么

我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了