求助，PCIe链路必须Retrain才能跑到Gen3

yixuan898

问题解决了吗？

yixuan898

gavinhuang 发表于 2018-7-19 19:16
谢谢你的回答，以下是你提到的补充信息：
$ L3 ]9 q; d- O1 B% G, U
1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...

: Q4 l+ k, N/ G2 M你的上行端口是port几

gavinhuang

yixuan898 发表于 2019-5-2 12:10
$ l9 q  P. @; f" I2 d* J你的上行端口是port几

$ t  v( i" M) e没解决，一直用软件retrain的办法，将就用着。

, p( Z5 n: _7 O我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。
+ Y: \- k: i/ O7 a  b9 H& l, [
, E+ F* v" c8 B1 O2 U$ E这样接有什么问题吗？

yixuan898

gavinhuang 发表于 2019-5-4 10:36
- E5 q! o4 R# i6 t没解决，一直用软件retrain的办法，将就用着。
  \( Q2 r5 Z. s: t3 w. ^% X
9 [# D0 T  s/ ^5 N; Q我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

8 F1 m( ~8 R6 R你 加我的qq：1098549099 以前我也遇到过
2 h! r+ C7 J& |# G- G

yixuan898

gavinhuang 发表于 2019-5-4 10:36
  D+ B* }3 W5 ]2 m没解决，一直用软件retrain的办法，将就用着。
% v5 Y- ~9 D* D
: r% i$ ^* U# v8 L  \我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

使用的方法一样X8上行，4X4下行
0 O4 `$ o6 y' ~

gavinhuang

yixuan898 发表于 2019-5-5 13:04
0 }; `% N' i# H( q5 U) I) l你 加我的qq：1098549099 以前我也遇到过

你的QQ加不上啊，能不能加我：318682564，谢了

xiangyili

请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
3 B1 l- O- N- K( U1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.
2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.

jiangchao3392

学习学习mark

hitechor

PLX没出一个修改这个Bug的芯片么
这样用，太闹心了
( ?$ }+ l9 E9 f/ T" w
87系列的都有这个问题，别的估计也是坑

chinest2010

你好，你们的PEX-8724在画PCB的时候有做pin delay?

无疑是什么

我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了