求助，PCIe链路必须Retrain才能跑到Gen3

yixuan898

问题解决了吗？

yixuan898

gavinhuang 发表于 2018-7-19 19:16
& p; L8 O, a& |! R" ~: d0 G) d2 G# p. r谢谢你的回答，以下是你提到的补充信息：
, a1 H2 \! `0 |$ V3 f! K) x" V9 p
8 U0 d) _; k4 r/ I  f1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...

你的上行端口是port几

gavinhuang

yixuan898 发表于 2019-5-2 12:10
8 E* \) c9 z% |+ b$ B* M$ U你的上行端口是port几

: Z! @5 }+ ?. m* k7 I$ j6 k没解决，一直用软件retrain的办法，将就用着。
! S$ x, y$ |2 }
我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。
; D( }& W$ ?( h* }: l7 o" h
这样接有什么问题吗？

yixuan898

gavinhuang 发表于 2019-5-4 10:36
; ]) |; s4 |  D8 x没解决，一直用软件retrain的办法，将就用着。

我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

你 加我的qq：1098549099 以前我也遇到过
, ^* t# g3 ^! A+ L$ z/ N) M

yixuan898

gavinhuang 发表于 2019-5-4 10:36
没解决，一直用软件retrain的办法，将就用着。
4 T9 q% B* r0 G
3 l* u( E0 K& A+ @0 S% `我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

4 [9 _3 a/ c% D1 `7 e" F2 Q使用的方法一样X8上行，4X4下行
9 L6 h' u8 Z# D) g

gavinhuang

yixuan898 发表于 2019-5-5 13:04
你 加我的qq：1098549099 以前我也遇到过

0 {$ \* k/ q, c& _1 o- H& o  @5 w5 k你的QQ加不上啊，能不能加我：318682564，谢了

xiangyili

请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.
2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.
; q1 |8 Q  A- B* p$ u8 q" @% p

jiangchao3392

学习学习mark

hitechor

PLX没出一个修改这个Bug的芯片么
这样用，太闹心了

* [& q% P! }( ~+ n% h/ N. a0 O4 I+ u0 J87系列的都有这个问题，别的估计也是坑

chinest2010

你好，你们的PEX-8724在画PCB的时候有做pin delay?

无疑是什么

我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了